Контрольная работа по «Основы схемотехники»

МИНОБРНАУКИ РОССИИ

Федеральное государственное бюджетное образовательное учреждение

высшего профессионального образования

«Юго-Западный государственный университет»

 

Кафедра защиты информации и систем связи (кафедра ЗИиСС)

 

 

 

 

 

 

 

Контрольная работа

по дисциплине

«Основы схемотехники»

 

 

 

 

 

Выполнил:                                                                                 студент гр. ТК-91з

                                                                                                     Иванов С.А.

 

 

Проверил:                                                                                       Преподаватель

                                                                                                 Усенков В.Н.

 

 

Курск 2014

 

В данной контрольной работе задана схема, представленная на рисунке 1.

 

 

Рисунок 1 – Схема, заданная в контрольной работе

 

В данную схему входят:

• резисторный делитель напряжения, состоящий из резисторов R1, R2 и R3;
• двух компараторов 554СА3 (DA1 и DA2);
• RS-триггера 555ТМ2 (DD).

 

Задание:

1. построить временную диаграмму сигналов на выходах Q1 и Q2 RS-триггера при сигнале U=±12В и периоде пилообразного сигнала T=10 мс;
2. построить диаграммы сигналов в точках y1 и y2;
3. выбрать и рассчитать устройства согласования УС1 и УС2 при пита-нии компараторов U=15 В.

 

 

 

 

Решение

 

Для построения временной диаграммы сигналов на выходах Q1 и Q2 RS-триггера при сигнале U=±12В, периоде пилообразного сигнала T=10 мс и напря-жении питания U=±15, а также построения диаграмм сигналов в точках y1 и y2, необходимо рассчитать пороговое напряжение Uпор. Данный резисторный дели-тель напряжения задаёт пороговые напряжения питания Uпор1 и Uпор2:

 

Uпор1=;

 

Uпор2=

 

Вычислим Uпор1 и Uпор2:

 

Uпор1==10 В;

Uпор2==5 В

 

Таким образом, мы рассчитали пороговые напряжения Uпор1 и Uпор2, задаваемые резисторным делителем напряжения, которые были нам необходимы. Данный сигнал из точек Uпор1 и Uпор1, показанных на схеме, поступает на неинвер-тирующие (положительные, прямые) входы компараторов DA1 и DA2.

Компаратор – устройство, принимающее на свои входы два аналоговых сигнала (по одному на каждый вход), сравнивающее их и выдающее логическую единицу в том случае, если сигнал на прямом входе больше, чем на инвертиру-ющем (отрицательном, обратном), и логический ноль – если наоборот.

В данную схему также входит RS-триггер 555ТМ2.

Далее необходимо привести электрические характеристики и схемные ре-шения компараторов 554СА3 и RS-триггера 555ТМ2.

В таблице 1 представлены электрические характеристики компаратора 554СА3.

 

Таблица 1 – Компаратор 554СА3

 

1	Номинальное напряжение питания	±15 В±10%
2	Напряжение смещения нуля	Не более 6 мВ
3	Остаточное напряжение	Не более 1,5 В
4	Ток потребления от источника питания	Не более 6 мА
5	Средний входной ток	Не более 100 нА
6	Разрядность входных токов	Не более 10 нА
7	Время задержки выключения	Не более 300 нс
8	Коэффициент усиления напряжения	Не менее 1,5105

 

На рисунке 2 представлено схемное решение компаратора 554СА3 для однополярного включения, а на рисунке 3 – для двуполярного.

 

 

Рисунок 2 – Схемное решение компаратора 554СА3 для однополярного включения

 

 

Рисунок 3 – Схемное решение компаратора 554СА3 для двуполярного включения

 

Схема, изображённая на рисунке 2, называется схемой включения компа-ратора 554СА3 с общим эмиттером, а схема, изображённая на рисунке 3, – схемой включения компаратора 554СА3 с эмиттерным повторителем.

Данный компаратор осуществляет переключение выходного напряжения, когда изменяющийся входной сигнал становится выше или ниже определённого уровня. Он является формирователем сигнала, предназначенным для перехода от аналоговых сигналов к цифровым. Поэтому оконечные каскады компараторов конструируют так, чтобы выходное напряжение соответствовало бы принятым логическим уровням распространённых цифровых микросхем, в том числе и RS-триггера 555TM2, который имеет ТТЛШ логику. Данный компаратор может пи-таться как от двуполярных источников питания как от ±5.. ±15 В, так и от одно-полярных, например, +5 В.

Компаратор имеет встроенный транзистор с открытым коллектором и эмиттером, благодаря чему он может подключаться к микросхемам, имеющим не-высокую скорость работы.

В таблице 2 представлены электрические характеристики RS-триггера 555ТМ2.

 

Таблица 2 – Электрические характеристики RS-триггера 555ТМ2

 

1	Напряжение питания	+5В ±5%
2	Входной ток (логический ноль/логическая единица)	Не более (20 мкА/400 мкА)
3	Максимальный ток потребления (статический)	7 мА
4	Выходной ток (логический ноль/логическая единица)	8 мА/0,4 мА
5	Типовая задержка	нс
6	Тактовая частота	До 33МГц
7	Входной уровень напряжения (логический ноль/логическая единица)	Не более 0,8 В/не менее 2 В
8	Выходной уровень напряжения (логический ноль/логическая единица)	Не более 0,5 В/не менее 2,7 В
9	Максимальный фронт входного импульса: Входы R,S,D; Вход С	1 мкс 50 нс
110	Рабочий диапазон температур	-10..+70С
111	Корпус	DIP-14 (пластмасса)

 

На рисунке 4 представлено схемное решение RS-триггера 555ТМ2.

 

 

Рисунок 4 – Схемное решение RS-триггера 555ТМ2

 

Для выполнения задания нам нужна первая его половина. Для обеспечения устойчивой работы RS-триггера 555ТМ2 необходимо, чтобы напряжение, посту-пающее на вход питания было не более +5В ±5%.

Для удовлетворения данного условия выберем схему включения компара-тора 554СА3 с общим эмиттером.

На рисунке 5 представлена итоговая схема.

 

 

Рисунок 5 – Итоговая схема

 

В данной схеме компараторы DA1 и DA2 питаются напряжениями ±15 В и +5 В, а на вход Ux подаётся пилообразный сигнал напряжением ±12 В. Напря-жение +5 В необходимо для устойчивой работы микросхемы DD1.

Компараторы сравнивают напряжения, поступающие на прямой и обрат-ный входы. В том случае, если на прямой вход поступает напряжение большее, чем на обратный, то на выходе компаратора будет логическая единица, а если наоборот, то – логический ноль.

После компараторов DA1 и DA2 сигнал идёт на входы R и S триггера DD, где преобразуется в соответствующий двоичный сигнал.

Построим временные диаграммы сигналов на выходах Q1 и Q2 микросхемы DD, а также временные диаграммы в точках y1 и y2 на выходах компараторов DA1 и DA2.

Временные диаграммы сигналов на выходах Q1 и Q2 микросхемы DD, а также временные диаграммы в точках y1 и y2 представлены на рисунке 6.

 

 

Рисунок 6 – Временные диаграммы сигналов на выходах Q1 и Q2 микросхемы DD, а также временные диаграммы в точках y1 и y2 компараторов DA1 и DA2

 

Выбор и расчёт устройства согласования уровней УС1 и УС2 должны производиться в случае наличия хотя бы одного из следующих условий:

• выход микросхемы с меньшим напряжением питания подключён ко входу микросхемы с большим напряжением питания;
• выход микросхемы с большим напряжением питания подключён ко входу микросхемы с меньшим напряжением питания;
• наличие двунаправленных сигнальных линий;
• совместное использование ТТЛ и КМОП микросхем.

Так как ни одно из этих условий в данной схеме не выполняется, примене-ние устройств согласования уровней УС1 и УС2 нецелесообразно.