Фотолитография — основа планарной технологии

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Содержание

Введение                                                                                                                           3

1. Фотолитография — основа планарной технологии                                           4
2. Производство интегральные схемы                                                                     6

2.1 Создания чипов.                                                                                              13

      3. Производство подложек.                                                                                      15

           3.1 Легирование, диффузия                                                                                 16

           3.2 Создание маски                                                                                               16

           3.3 Процесс фотолитографии подложки                                                            17

           3.4 Травление и очистка                                                                                       19

           3.5 Тест подложек                                                                                                 20

           3.6 Разрезание подложки                                                                                      20

           3.7 Крепление кристалла                                                                                      21

           3.8 Проводное соединение                                                                                   21

           3.9 Упаковка                                                                                                          22

          3.10 Тестирование процессора                                                                              22

Заключения                                                                                                                        23

Список литературы                                                                                                           25

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Введение

Изобретение  интегральных схем началось с изучения свойств тонких оксидных плѐнок, проявляющихся в эффекте плохой электро -проводимости при небольших электрических напряжениях. Проблема заключалась в том, что в месте соприкосновения двух металлов не происходило электрического контакта или он имел полярные свойства. Глубокие изучения этого феномена привели к изобретению диодов, а позже транзисторов и интегральных схем.

В 1958 году двое учѐных, живущих в совершенно разных местах, изобрели практически идентичную модель интегральной схемы. Один из них, Джек Килби, работал на Texas Instruments, другой, Роберт Нойс, был одним из основателей небольшой компании по производству полупроводников Fairchild Semiconductor. Обоих объединил вопрос: «Как в минимум  места  вместить  максимум  компонентов?». Транзисторы, резисторы, конденсаторы и другие детали в то время размещались на платах отдельно, и учѐные решили  попробовать  их  объединить  на  одном  монолитном  кристалле  из полупроводникового материала. Только Килби воспользовался германием, а Нойс предпочѐл кремний. В 1959 году они отдельно друг от друга получили патенты на свои изобретения — началось противостояние двух компаний, которое закончилось мирным договором и созданием совместной лицензии на производство чипов. После того как в 1961 году Fairchild Semiconductor Corporation пустила интегральные схемы в свободную продажу, их сразу стали использовать в производстве калькуляторов и компьютеров вместо отдельных транзисторов, что позволило значительно уменьшить размер и увеличить производительность.

Первая советская полупроводниковая микросхема была создана в 1961 году в Таганрогском радиотехническом институте, в лаборатории Л. Н. Колесова.

Первая в СССР полупроводниковая интегральная микросхема была разработана (создана) на основе планарной технологии, разработанной в начале 1960 года в НИИ -35 (затем переименован в НИИ "Пульсар") коллективом, который в дальнейшем был переведѐн в НИИМЭ (Микрон). Создание первой отечественной кремниевой интегральной схемы было сконцентрировано на разработке и производстве с военной приѐмкой серии интегральных кремниевых схем ТС -100 (37 элементов — эквивалент схемотехнической сложности триггера, аналога американских ИС серии SN -51 фирмы Texas Instruments).

Образцы-прототипы и производственные образцы кремниевых интегральных схем для воспроизводства были получены из США. Работы проводились НИИ -35 (директор Трутко) и Фрязинским заводом (директор Колмогоров) по оборонному заказу для использования в автономном высотомере системы наведения баллистической ракеты. Разработка включала шесть типовых интегральных кремниевых планарных схем серии ТС -100 и с организацией опытного производства заняла в НИИ -35 три года (с 1962 по 1965 год). Ещѐ два года ушло на освоение заводского производства с военной приѐмкой во Фрязино (1967 год).[1]

 

1.Фотолитография — основа планарной технологии.

Под фотолитографией понимают процесс образования на поверхности подложки с помощью светочувствительных материалов локальных защитных участков пленки (микроизображение), рельеф которых повторяет рисунок топологии прибора или схемы, и последующего переноса этого микроизображения на подложку.

Фотолитография является основным технологическим процессом при производстве полупроводниковых приборов и интегральных микросхем.

Сущность процесса фотолитографии заключается в следующем. На поверхность специально обработанной пластины (подложки) наносят тонкий слой светочувствительного материала — фоторезиста. После высыхания фоторезиста на исходной подложке образуется прочная пленка. Облучение этой пленки фоторезиста через прижатый к ней фотошаблон (контактная печать) актиничным светом приводит к изменению ее свойств. Проявление и полимеризация пленки фоторезиста позволяют получить в ней рельеф нужного рисунка, т. е. открытые (свободные от пленки фоторезиста) и закрытые (наличие пленки фоторезиста) участки пленки. Образовавшийся в пленке фоторезиста рельеф определенного рисунка переносят на подложку. Образующиеся в пленке фоторезиста «окна» позволяют проводить ряд важнейших технологических операций: локальное травление подложки с целью удаления слоя полупроводникового материала и создания мезаструктур, удаление защитных диэлектрических слоев ЗіОг и 8ізЫ4 с целью вскрытия «окон» под диффузию, а также вытравливание металлических слоев с целью создания омических контактов и токоведущих дорожек сложной геометрической формы.

Фотолитография является одним из основных процессов в общем цикле изготовления широкого класса полупроводниковых приборов и интегральных микросхем. Этот процесс стоит в одном ряду с такими процессами, как диффузия и ионное легирование, эпитаксия и окисление, вакуумно-термическое испарение и химическая обработка. Преимуществами процесса фотолитографии являются универсальность, массовость, технологичность, возможность автоматизации. С помощью фотолитографии на одной подложке можно получить большое число элементов будущих приборов и микросхем, позволяет проводить групповую обработку подложек по заранее выбранному технологическому маршруту.

Процесс фотолитографии известен давно. Он широко используется в полиграфическом производстве. Однако в технологии изготовления полупроводниковых приборов и интегральных микросхем он получил свое особое, более глубокое развитие. С помощью фотолитографии в полупроводниковой технологии произошел качественный переход от производства печатных плат с размером элементов в несколько миллиметров до сверхбольших интегральных микросхем с размерами отдельных элементов менее 1 мкм. Фотолитография развивается в двух направлениях: постоянное совершенствование высокоточного оборудования и технологических процессов с целью стабильного воспроизводства формы и размеров рисунка и разработки новых приемов, позволяющих расширить предельные возможности процесса создания рисунка на подложке. Фотолитография является сложным комплексным технологическим процессом, включающим в себя механические, оптические, физические, физико-химические и химические процессы. К ним относятся: выбор исходного светочувствительного материала (фоторезиста), его очистка и обработка; подготовка подложек (химико-динамическая очистка); формирование светочувствительных пленок на поверхности подложки; операция термообработки, экспонирования, проявления, химического травления и т. д.

При изготовлении интегральных схем используется групповой метод производства и в основном планарная технология.

Групповой метод производства предполагает изготовление на одной полупроводниковой пластине большого количества однотипных ИС и одновременную обработку десятков таких пластин. После завершения цикла изготовления пластины разрезаются в двух взаимно перпендикулярных направлениях на отдельные кристаллы – чипы (chip), каждый из которых представляет собой ИС.

Планарная (плоскостная) технология – это такая организация технологического процесса, при которой все составляющие ИС формируются в одной плоскости.

Необходимо отметить, что создание и освоение изделий микроэлектроники является чрезвычайно дорогостоящим делом.

Стоимость D одной ИС (одного кристалла) упрощенно можно вычислить следующим образом:

,

где A – затраты на НИР и ОКР по созданию ИС; B – затраты на технологическое оборудование; С – текущие расходы на материалы, электроэнергию, заработную плату в пересчете на одну пластину; Z – количество пластин, изготавливаемых до амортизации основных производственных фондов; X – количество кристаллов на пластине; Y – отношение годных ИС к количеству, запущенных в производство.

Увеличение Y достигается совершенствованием технологии, а рост числа кристаллов X достигается увеличением размера пластины и уменьшением размеров элементов ИС.

 

2.  Произвоство интегральные схемы

 

Изготовление интегральной схемы может занимать до двух месяцев, поскольку некоторые области полупроводника нужно легировать с высокой точностью. В ходе процесса, называемого выращиванием, или вытягиванием, кристалла, сначала получают цилиндрическую заготовку кремния высокой чистоты. Из этого цилиндра нарезают пластины толщиной, например, 0,5 мм. Пластину в конечном счете режут на сотни маленьких кусочков, называемых чипами, каждый из которых в результате проведения описываемого ниже технологического процесса превращается в интегральную схему.

Классификация ИС может производиться по различным признакам. Однако по способу производства современные микросхемы можно разделить на полупроводниковые, пленочные, гибридные. Основу современной цифровой электроники составляют полупроводниковые интегральные схемы.

Рис. 1. Поперечное сечение и электрическая схема полупроводниковой интегральной схемы.

На рис. сгущенными точками показаны слои проводников тока из алюминия; разреженными точками показаны слои полупроводника из двуокиси кремния; косыми линиями показаны слои кремния с проводимостью n, с повышенной проводимостью n+ и р — типов: участок полупроводника (подложка )с проводимостью р — типа а образует конденсатор б, транзистор в, резистор г; цифрами отмечены участки интегральной схемы, соответственно обозначенные на электрической схеме.

 

 

 

       

Рис. 2. Поперечное сечение и электрическая схема гибридной интегральной схемы.

На рис. разреженными точками показаны слои полупроводника из окиси кремния; вертикальными разреженными линиями показан слой хрома; вертикальными сгущенными линиями показан слой из хромистого никеля (NiCr); горизонтальными линиями показаны слои проводников тока из золота или серебра; на керамической подложке а выполнены конденсатор б, транзистор в, резистор г; цифрами отмечены участки интегральной схемы, соответственно обозначенные на электрической схеме.

Широкое распространение получили следующие полупроводниковые ИС:

• биполярные;

• МДП (МОП) – металл-диэлектрик (окисел)-полупроводник;

• БиМОП – сочетание двух первых типов.

Технология полупроводниковых ИС основана на легировании полупроводниковой (кремниевой) пластины поочередно донорными и акцепторными примесями, в результате чего под поверхностью образуются тонкие слои с разным типом проводимости и p–n-переходы на границах слоев. Отдельные слои используются в качестве резисторов, а p–n-переходы – в диодных и транзисторных структурах.

Легирование осуществляется локально с помощью специальных масок с отверстиями, через которые атомы примеси проникают в пластину на нужных участках. Роль маски обычно играет пленка двуокиси кремния SiO2, покрывающая поверхность кремниевой пластины. В этой пленке различными методами формируются окна необходимой формы.

Основным элементом биполярных ИС является n–p–n-транзистор (биполярный транзистор), и на его изготовление ориентируется весь технологический цикл. Все другие элементы, по возможности, изготавливаются с этим транзистором, без дополнительных технологических операций.

Основным элементом МДП (МОП) ИС является МДП (МОП)-транзистор.

Элементы биполярной ИС необходимо изолировать друг от друга, чтобы они не взаимодействовали через кристалл. Элементы МДП (МОП) ИС не нуждаются в специальной изоляции друг от друга. В этом одно из главных преимуществ МОП ИС по сравнению с биполярными.

В последнее время широкое распространение в качестве материала подложки получил арсенид-галлий. В полупроводниковых микросхемах на такой основе активными элементами служат полевые транзисторы с управляющим переходом металл-полупроводник (МЕП-транзисторы).

Размеры кристаллов у современных полупроводниковых ИС достигают 20 х 20 мм2, а размеры фрагментов элементов ИС составляют десятые и сотые доли микрометра (современные технологии достигли 40 нанометрового уровня).