Общие сведения об элементах памяти цифровых вычислительных устройств

Общие сведения об элементах памяти

цифровых вычислительных устройств

 

       Для построения цифровых устройств, кроме логических элементов требуются элементы памяти, предназначенные для хранения двоичных кодов в течение требуемого времени.

     

 

 

 

 

 

 

 

 

       В качестве  статического  элемента  памяти используются   бистабильные ячейки  (БЯ), имеющие два устойчивых  состояния. Бистабильные ячейки могут быть построены  на двух  логических элементах И-НЕ или ИЛИ-НЕ,  соединенных  перекрёстными связями (см. рисунок 1). 

 

 

         В качестве  элементов  памяти используются  так называемые триггеры. Триггер - это цифровая электронная схема с двумя устойчивыми  состояниями, которые устанавливаются  при  подаче   соответствующей   комбинации   входных   сигналов  и  сохраняются после снятия этих сигналов. Структурная схема триггера показана на рисунке 2. Триггер имеет несколько входов и два  выхода -  прямой и   инверсный                    .    Сигналы  на  выходах  триггера всегда имеют различные значения. Если на прямом выходе сигнал равен 1, то на инверсном - 0 и наоборот. Состояние триггера  определяется значением сигнала  на прямом выходе (Q).  Если сигнал на прямом выходе равен 1, то триггер находится в состоянии 1.

     Триггеры могут быть синхронными или асинхронными. Если изменения сигнала Q  происходит  только  при наличии специального сигнала С, являющегося  сигналом  синхронизации, то такой  триггер  называется  синхронным  триггером. Синхронизация  триггера может происходить либо по уровню  сигнала, либо  по фронту сигнала (переднему или заднему).

     Асинхронный  триггер  не  имеет  входа синхронизации, поэтому переключение  триггера  происходит  только  при поступлении на  вход  информационных  входных  сигналов X.

     Логика переключения  триггера  из  одного  состояния  в другое зависит от количества  и назначения входов.   Наиболее  часто используются в цифровой  технике следующие типы триггеров: RS-триггеры, JK-триггеры, D-триггеры и T-триггеры. Буквами  R, S, J, K, D и T обозначаются информационные   входы  триггеров (Х).

 

Асинхронные и синхронные триггеры разных типов

Асинхронные  RS-триггеры

 

     Асинхронный  RS-триггер  имеет два информационных входа - R и S. Вход S используется для установки  триггера  в  состояние  1, а  вход   R - для установки  в состояние 0.

     Работа  триггера  описывается  таблицей  переходов,  которая имеет вид таблицы1.      

                                           Таблица 1        

Входы		Состояния
R	S	Q(0)	Q(1)
0	0	0	1
0	1	1	1
1	0	0	0
1	1	Не определено

        Из таблицы 1  может  быть  получено уравнение  переходов  триггера.  После  минимизации  (например, с использованием карт  Карно) уравнение переходов примет вид:

 

  

 

 

 

 

 

 

 

 

 

 

 

      Из   уравнения  следует, что  при  S=1, R=0   всегда  Qt+1=1,  при S=0, R=1  всегда Qt+1=0, а при S=0, R=0   Qt+1=Qt. Комбинация  сигналов  S=1, R=1  является запрещенной, так состояние триггера не определено.  

      Для построения триггера на элементах И-НЕ  уравнение  необходимо преобразовать (двойным инвертированием)  к  другому виду:

 

Для построения триггера на элементах  ИЛИ-НЕ    уравнение имеет вид:

 

      Функциональные схемы асинхронных  RS-триггеров, построенные на элементах ИЛИ-НЕ (слева) и И-НЕ (справа), и их условные графические обозначения  (УГО) показаны на рисунке 3.

        Как  видно  из  рисунка 3,  асинхронный  RS-триггер   представляет собой  бистабильную  ячейку,  построенную  на  элементах  И-НЕ  или  ИЛИ-НЕ.  

       При  построении  RS-триггера на элементах И-НЕ действующими установочными сигналами  являются  инверсные  значения информационных  сигналов R и S.

Синхронные RS-триггеры    

 

       Синхронный  триггер  дополнительно  имеет вход синхронизации C, на который  поступает  синхросигнал. Информационные сигналы R и S  воздействуют на  состояние  триггера  только  при значении синхросигнала С=1.

    Таблица  переходов  синхронного RS-триггера состоит из двух частей. Первая часть таблицы описывает переходы триггера при С=1  и совпадает с таблицей переходов  асинхронного  триггера (см. таблицу 1), а вторая – при С=0.

     При  С=0  триггер  не меняет своего состояния  при любой  комбинации сигналов  на информационных входах  R и S. В этом случае всегда Qt+1= Qt.

      Уравнение синхронного RS-триггера имеет вид:

 

 

 

 

 

 

 

 

 

 

 

 

    Из уравнения следует, что при С=0  Qt+1= Qt, а при С=1                          т.е. работа  описывается уравнением асинхронного триггера. На рисунке 4 приведены функциональные схемы синхронных RS-триггеров, реализованных на элементах  И - НЕ для уравнения 

 

и  на элементах  И-ИЛИ-НЕ для уравнения

 

                                           

     На  рисунке 4, кроме  основных  входов R и S, показаны дополнительные  инверсные асинхронные входы  R1 и  S1.

 

Двухтактные RS-триггеры

 

      Триггеры  в  ЭВМ  используются в различных узлах, между которыми   осуществляется  передача  информации. Устойчивая  работа  цепочки  триггеров  возможна  только  в  том  случае, если  запись  новой  информации  в  триггер осуществляется после считывания  ранее записанной  информации  и  передачи  её  в  следующий по цепочке триггер. Это  возможно  при  использовании   двух серий синхроимпульсов, сдвинутых относительно друг друга на 180о. Такой принцип управления и синхронизации применяется в двухтактных триггерах. 

       Простейшая схема двухтактного RS-триггера может быть построена на двух однотактных триггерах, причём  синхроимпульсы  на  входы С  первого и второго триггеров должны  подаваться  в противофазе. Это делается  с  помощью  инвертора (см. рисунок 5).

        При  поступлении  на вход  первого однотактного триггера  импульса  С=1   информация на входах   R и S устанавливает триггер в соответствующее новое состояние Qt+1, а второй однотактный триггер  хранит  информацию  о предыдущем   состоянии Qt, так  как  на  его входе  С  сигнал равен нулю. По окончании действия синхроимпульса, т.е. при С=0,  первый триггер переходит 

в режим хранения, а информация  Qt+1, записанная в первом триггере, передается  во второй, так  как на  его входе  С  сигнал  становится равным единице. В результате к  началу  следующего такта на выходе  двухтактного RS-триггера

 появится сигнал, определяемый  состоянием Qt+1 первого триггера. В таком триггере выходной сигнал формируется по заднему фронту синхроимпульса.

         Двухтактный синхронный RS-триггер может  быть использован для построения   других  типов  триггеров, таких  как  D-,  T-   и  JK-триггеров.

     Для установки  RS-триггера  в 0 или 1 независимо от присутствия  сигнала  на  входе С  в схему вводят  прямые  или  инверсные входы  R  и S  асинхронной установки, как показано на  рисунке 6.

 

Асинхронный и синхронный D-триггеры

 

     В  вычислительной  технике широко применяется D-триггер, который  реализует функцию временной задержки входного сигнала. D-триггер имеет один информационный вход. Логика работы  асинхронного  D -триггера  описывается  таблицей переходов,  которая  имеет  вид  таблицы 2.

По  таблице 6.2   может  быть записано  уравнение   переходов  D-триггера:

Qt+1 = Dt,

где:  t - текущий момент времени; t+1 - последующий  момент времени.

Таблица 2

Вход	Состояния
D	Q(0)	Q(1)
0	0	0
1	1	1

      Как видно из  уравнения, в асинхронном D-триггере  состояние (выходной сигнал)  Qt+1  повторяет  значение входного сигнала Dt. Поэтому асинхронный D-триггер по существу является не элементом памяти, а элементом задержки, и рассматривается только как основа для построения синхронного D-триггера.

       Функциональная  схема и УГО асинхронного D-триггера, построенного на основе асинхронного RS-триггера, показаны на рисунке 7. 

 

 

 

 

 

 

 

 

 

 

 

   

        Для построения счётчиков, регистров  и других  цифровых  схем используются   синхронные  D-триггеры   как  однотактные, так и двухтактные.  Логика  работы синхронного D-триггера описывается  таблицей  переходов, которая имеет вид таблицы  3.

Входы		Состояния
C	D	Q(0)	Q(1)
1	0	0	0
1	1	1	1
0	0	0	1
0	1	0	1

                                        Таблица 3

                                        Таблица 3

       Уравнение переходов  синхронного триггера, записанное  по таблице 3, имеет следующий вид:                                

 

     В соответствии с  уравнением синхронный  D-триггер  при С=0 сохраняет свое состояние, а при С=1 работает как асинхронный.

      Функциональная схема синхронного  D-триггера на элементах ИЛИ-НЕ приведена на рисунке 8.     

     

 

 

 

 

 

 

 

 

 

 

 

 

 

     

 

 

 

 

 

 

 

    

   

 

       Функциональная схема двухтактного D-триггера, построенного на основе двухтактного RS- триггера, приведена на рисунке 9.

 

Асинхронный и синхронный T-триггеры

 

        Т-триггер имеет один информационный вход. Логика работы асинхронного Т-триггера может быть описана  таблицей  переходов, которая имеет вид таблицы 4.

  Таблица 4

Вход	Состояния
Т	Q(0)	Q(1)
0	0	1
1	1	0

По таблице 4 может  быть  получено следующее уравнение  асинхронного Т-триггера:                                                 

                                            

Как  видно  из   таблицы 4  и уравнения триггера, при Т=1  асинхронный Т-триггер меняет свое состояние на противоположное, а при Т=0 состояние триггера не изменяется.

      Так  как Т-триггер  суммирует  (или подсчитывает)  по  модулю два  количество  единиц, поступающих  на его информационный вход, то Т-триггер называют также триггером со счетным входом.

       Логика работы синхронного Т-триггера описывается таблицей переходов, которая имеет вид таблицы 5.

Таблица 5

Входы		Состояния
C	Т	Q(0)	Q(1)
0	0	0	1
0	1	0	1
1	0	0	1
1	1	1	0