Цифровые устройства систем управления и ЭВМ. Модуль УМПК-80\МИ-3 Узел входного устройства

Изм.

Лист

№ докум.

Подпись

Дата

Лист

 

ФГБУ ОГУ 220301.65.4112.012 О

Изм.

Лист

№ докум.

Подпись

Дата

Лист

2

ФГБУ ОГУ 220301.65.4112.12 О

 

 Разраб.

Скакальский А.В

 Провер.

Коротченко.Ю.И

 Реценз.

 

 Н. Контр.

 

 Утверд.

 

Расчетно – графическая работа

Отчет

Лит.

Листов

24

09 АТП

Введение

Особенностью современного этапа  автоматизации производства является широкое использовании в системах управления последних достижений электроники и вычислительной техники. Появление больших интегральных схем и микропроцессоров позволило, из-за их дешевизны, малых габаритов, массы, потребляемой мощности  и возможности программирования выполняемых функций решить проблему разработки малого числа больших интегральных схем для большого числа применений, внедрить вычислительную технику в те области, в которых ранее она не использовалась.

Промышленностью освоены и выпускаются много типов микропроцессоров, благодаря которым обеспечена реализация цифровых методов обработки информации.

Для обработки  сигналов разработана большая номенклатура микросхем, среди которых можно  отметить генераторы, усилители, аналого-цифровые и цифро-аналоговые преобразователи, модуляторы, компараторы, переключатели  тока и напряжения, элементы выборки  и хранения, фильтры, центральные  процессорные элементы, устройства управления вводом-выводом, параллельные и последовательные интерфейсы, контроллеры прямого  доступа к памяти, магистральные  приёмопередатчики, блоки приоритетного прерывания, запоминающие устройства, многофункциональные синхронизирующие устройства, программируемые таймеры и т.п.

Большинство перечисленных схем устройств являются функциональными составными частями  микропроцессорных комплектов, в  значительной степени определяя  архитектуру микропроцессорных  систем управления и ЭВМ, используемых в составе систем управления.

При этом особого внимания требуют вопросы  согласования (сопряжения) основных функциональных устройств между собой в составе микропроцессорной системы управления и ЭВМ, от которого в первую очередь зависит полнота реализации каждым устройством своих функциональных возможностей.

 

1 Модуль УМПК-80/МИ-3

Исходными данными  является учебный стенд УМПК-80/МИ-3 и его функциональный узел входного устройства.

 

1.2 Назначение модуля УМПК-80/МИ3

 

Модуль  УМПК-80/МИ3 служит для изучения особенностей  работы микро ЭВМ с использованием прямого доступа к памяти (ПДП), а также программирования и функционирования контроллера прямого доступа к памяти (КПДП) КР580ВТ57.

Обмен информацией  с “быстрыми” периферийными  устройствами (аналого-цифровые и цифро-аналоговые преобразователи, контроллер накопителя на магнитном диске и т.п.) осуществляется,  как  правило,  с  использованием ПДП. При этом данные передаются непосредственно в память, минуя МП БИС. Для организации такого обмена в микро ЭВМ на основе МПК серии  К580  используется  БИС  КПДП КР580ВТ57. Контроллер позволяет обслуживать до четырех устройств, передавать и принимать блоки данных с заданной длиной и начальным  адресом, осуществлять арбитраж доступа к магистрали между каналами и т.п. Кроме того, в состав модуля входит устройство двунаправленного обмена для сопряжения микро ЭВМ с ПУ с применением каналов 0 и 1 КПДП.

Модуль УМПК-80/МИ3 позволяет:

-изучить  методы высокоскоростного обмена  данными между памятью и периферийными устройствами МП систем управления;

-исследовать  методы программирования и особенности функционирования БИС КР580ВТ57 в  различных  режимах  работы;

-отлаживать  рабочие программы,  предназначенные  для постановки в разрабатываемые  устройства.

 

1.3 Описание микросхем входящих  в модуль

 

Описание  микросхем, которые входят в модуль, представлены в таблице 1.

Таблица 1 - Краткое описание микросхем, входящих в модуль УМПК-80/МИ3

 

Марка	Название	Назначение	Состояния
1	2	3	4
К555ТЛ2	6 триггеров Шмитта
К555ЛН1	Шесть элементов НЕ
К555ЛА1	Два элемента 4И-НЕ
К589ИР12	Многорежимный буферный регистр	Регистр входного, выходного устройства, регистр приема и передачи в устройстве двунаправленного обмена и регистр  записи старших разрядов адреса	Приём данных, передача данных
К555ТМ2	Два D-триггера	Формирование сигналов RADY и DRQ3
К555ЛЕ1	Четыре элемента 2ИЛИ-НЕ
К555ИД7	Двоичный дешифратор на 8 направлений	Предназначен для преобразования двоичного кода в напряжение логического  уровня, появляющееся на том выходном контакте, десятичный номер которого соответствует двоичному коду	Дешифратор, мультиплексор

 

 

 

 

 

Продолжение таблицы 1.

 

1	2	3	4
К589АП16	Шинный формирователь	Предназначен для формирования сигналов для управления магистралями (шинами) в цифровых вычислительных устройствах	Приём данных, передача данных
КР580ВТ57	Четырёх канальный программируемый контролёр прямого доступа к памяти	Предназначен для высокоскоростного обмена данными между памятью системы и периферийными устройствами путем генерации массива последовательных адресов памяти по требованию периферийного устройства	Приём данных, передача данных

 

1.4 Структурная схема модуля УМПК-80/МИ3

 

Рисунок 1 - Структурная схема модуля УМПК-80/МИ3

 

Ниже  представлено поблочное описание состава  модуля по структурной схеме:

 

-Узел контроллера прямого доступа к памяти БИС КР580ВТ57, КР589ИР12, К589АП16, микросхемы К555ТЛ2, К555ТМ2, К555ЛЕ1, К555ЛН1, К555ЛЕ1.

 

-Дешифратор адреса. Микросхемы К555ЛА1, К555ИД7.

 

- Входное  устройство. БИС К589ИР12, микросхемы К555ТЛ2, К555ЛЕ1.

 

- Выходное  устройство БИС К589ИР12, микросхемы  К555ТЛ2, К555ТМ2, К555ЛН1.

 

Устройство  двунаправленного обмена БИС К589ИР12, К589ИР12, микросхема К555ЛЕ1. 
1.5 Функциональная схема модуля УМПК-80/МИ3

 

 

 

Рисунок 2 - Функциональная схема модуля УМПК-80/МИ3

 

 

Сокращения, принятые на функциональной схеме приведены  в таблице 2.

 

 

 

 

 

 

 

 

 

Таблица 2 –  Обозначения на функциональной схеме

 

 

Блок	Название блока	Назначение
УКПДП	Узел контроллера прямого доступа  к памяти	Обеспечивает логику обмена по каналу прямого доступа к памяти
БИРПД	Блока индикации сигналов, разрешения прямого доступа	Индикация поступления сигналов прямого  доступа
КПДП	Контролёр прямого доступа к памяти	Определяет протокол обмена по каналу прямого доступа к памяти (ПДП);
УоЛРПДП	Устройства, обеспечивающего логику работы КПДП и сопряжение работы модуля и управляющей ЭВМ	Обеспечение логики работы, и сопряжение с ЭВМ
УФСГ	Устройства формирования сигнала  готовности	Позволяет организовать циклическую работу КПДП
РГЗСРА	Регистра записи старших разрядов адреса	Необходим для формирования старшего байта адреса
ДА	Дешифратор  адреса	Используется для формирования сигналов выборки устройств и программных  запросов DRQ3, а также для синхронизации с осциллографом
ВУ	Входное устройство	Инициирует приём данных в запоминающее устройство ЭВМ
НП	Наборное поле	Набор программ
РГВВ	Регистр ввода (МБР)	Хранение поступивших сигналов
БИВВ	Блок индикации ввода	Индикация входных сигналов
ВыУ	Устройство вывода	Обеспечивает передачу данных на ЗУ микроЭВМ
РГВыВ	Регистр вывода (МБР)	Хранение поступивших сигналов
СФЗ	Схема формирования запроса	Формирование запроса ПДП
БИВыВ	Блок индикации вывода	Индикация сигналов вывода

 

 

 

 

1.6 Описание работы модуля по  функциональной схеме

1.6.1 Работа узла контроллера прямого доступа к памяти

 

Узел  контроллера прямого доступа к памяти обеспечивает логику обмена по каналу прямого доступа к памяти и состоит из:

1. БИС контроллера прямого доступа (КПДП), определяющая протокол обмена по каналу прямого доступа к памяти (ПДП);
2. Регистра старших разрядов адреса (РЗСРА), необходимого для формирования старшего байта адреса в циклах ПДП (младший байт адреса формирует КПДП);
3. Устройства, обеспечивающего логику работы КПДП и сопряжение работы модуля и управляющей ЭВМ (УоЛРПДП);
4. Устройства формирования сигнала готовности RADY для БИС КПДП (УФСГ), позволяющего организовать циклическую работу КПДП;
5. Блока индикации сигналов разрешения прямого доступа DACK0…DACK3 (БИРПД);

Работа  узла следующая:

После программирования КПДП с помощью микроЭВМ при поступлении запросов на ПДП от устройства модуля реализуется алгоритм работы КПДП, который заключается в следующем:

1. КПДП активирует сигнал HOLD запроса на ПДП.
2. микроЭВМ  в соответствии со своей временной диаграммой формирует ответный сигнал HLDA подтверждения прерывания, по которому начинается цикл ПДП.
3. КПДП формирует сигнал AEN, отключающий адресные шины и шины управления микроЭВМ, обеспечивая тем самым возможность обмена информацией между ЗУ микроЭВМ и внешними устройствами без участия микроЭВМ.
4. По сигналу STBA КПДП в РГЗСРА записывается старший байт адреса, а схема формирования запроса ПДП DRQ3 (СФЗ) и УФСГ формируют соответственно сигналы DRQ3 и RADY.
5. УоЛРПДП разрешает проход сигнала IOW/ при сигналах низкого уровня DACK1/ и DACK3/ и сигнала IOR/ при сигналах низкого уровня DACK0/ и DACK2. Тем самым обеспечивается взаимодействие КПДП и устройства модуля.

 

1.6.2 Работа дешифратора адреса

При обращении  микропроцессорной БИС к устройствам ввода-вывода формируются следующие сигналы:

1. по адресу D0H..D8H – выборка БИС КПДП;
2. по адресу DAH..ABH – сигнал уровня, подаваемый на вход СФЗ. При выполнении БИС КПДП цикла ПДП, запрос DRQ3 сбрасывается по сигналу STBA КПДП. Таким образом, микроЭВМ может инициировать обмен по каналу ПДП, что может использоваться для наблюдения временных диаграмм на экране осциллографа для этого сигнал дешифратора, выведенный на соединитель X1 (синхр. осц.) модуля ведется на вход внешней синхронизации осциллографа, который находится в режиме внешней синхронизации;
3. по адресу DCH..DDH – установить сигнал ODWR/ низкого уровня на время обращения и может использоваться для записи информации с двунаправленной магистрали во внешнее устройство;
4. DEH..DFH – устанавливается сигнал ODRD/ низкого уровня на время обращения и может использоваться в качестве управления при обмене информацией с внешними устройствами по двунаправленной магистрали данных.

1.6.3 Работа входного устройства

При нажатии  клавиши SA9 наборного поля (НП) формируется бездребезговый сигнал записи информации с НП в регистр входного устройства (РГВВ) при отпускании клавиши SA9, в РГВВ формируется сигнал DRQ2. Если ПДП запрограммирован для работы с каналом ПДП2, то запрос будет воспринят, и после захвата магистралей микроЭВМ, КПДП перейдет к выполнению цикла обмена по каналу ПДП2. При этом на магистраль адреса ячейки ЗУ, в которую будет производиться запись, по сигналам IOR/ и DACK2/ формируется сигнал выборки РГВВ, разрешающий выдачу записанной в МБР информации на магистраль данных микроЭВМ, с одновременным сбрасыванием сигнала DRQ2, а по сигналу MEMW/ происходит запись информации с магистрали в ЗУ.

1.6.4 Работа выходного устройства

По нажатию  клавиши SA10 СФЗ, формируется сигнал DRQ3, если КПДП запрограммирован для работы с каналом ПДП3, то запрос будет воспринят и после захвата магистралей микроЭВМ КПДП перейдет к выполнению цикла обмена по каналу ПДП3. При этом на магистраль адреса выдается адрес ячейки ЗУ, на которой будет производиться считывание. По сигналу MEMW/ происходит считывание информации из ЗУ микроЭВМ, а по сигналам IOW/ и DACK3/ формируется сигнал записи информации с магистрали данных в РГВыВ, которая отображается на светодиодах БИВыВ.

 

2 Узел входного устройства

 

2.1 Назначение функционального узла

Узел входного устройства инициирует приём данных в запоминающее устройство микроЭВМ по каналу ПДП2.

 

 

2.2 Описание микросхем входящих в функциональный узел

 

В состав узла входят:

- микросхема К580ИР12

- наборное поле (8 переключателей)

- 8 светодиодов

- микросхема К555ТЛ2

- клавиша запроса

- микросхема К555ЛЕ1

 

2.2.1 Микросхема К589ИР12

 

Микросхема представляет собой  многофункциональный буферный регистр  и предназначена для подключения  различных внешних устройств  микропроцессорного вычислительного  устройства с помощью единой магистрали данных. Данная микросхема является универсальным 8-ми разрядным регистром с выходами имеющими 3 состояния. Он имеет встроенную логическую схему и независимый триггер для формирования запроса прерывания, центрального процессора. Может реализовать множество, различных, типовых устройств, таких как: простые регистры данных, буферный регистр со стробированием данных, мультиплексоры, двунаправленные шинные формирователи, прерыватели каналов ввода/вывода.

Микросхема состоит из 8-ми информационных D-триггеров, 8-ми выходных устройств с тремя устойчивыми состояниями и отдельного D-триггера, для формирования запросов прерывания и гибкой схемы управления режимами работы регистра.