Автор работы: Пользователь скрыл имя, 24 Ноября 2013 в 20:02, курсовая работа
Спроектировать вычислительное устройство для выполнения заданного множества операций. Вычислительное устройство должно состоять из операционной части и блока управления и подключаться к интерфейсу.
Состав шин интерфейса:
1.Шины прямой передачи данных /входные/ разрядностью 10 бит.
2.Шины обратной передачи данных /выходные/ разрядностью 10 бит.
3.Шина адреса разрядностью 10 бит
S1 = Y8;
S2 = Y8;
E = 0.
7.7. Мультиплексор регистра B.
Для реализации мультиплексора регистра B используются пять 4-разрядных сдвоенных мультиплексора серии К500КП174.
Управляющий сигнал |
Микрооперация |
S1 |
S2 |
E |
Y9 |
B := ШВх |
1 |
1 |
0 |
Y15 |
B:=C |
0 |
0 |
0 |
Y27 |
B:=C-1 |
0 |
0 |
0 |
Y29 |
B:=!C |
0 |
0 |
0 |
S1 = Y9;
S2 = Y9;
E = 0.
7.8. Мультиплексор знака регистра С.
Для реализации мультиплексора знака регистра С используются мультиплексор серии К500КП174. Вход 1 соединяем со старшим выходным разрядом регистра Е.
Управляющий сигнал |
Микрооперация |
S1 |
S2 |
E |
Y20 |
C(9):=E(0) |
1 |
1 |
0 |
Y39 |
C(9):=0 |
0 |
0 |
0 |
Y40 |
C(9):=1 |
0 |
0 |
0 |
S1=Y20;
S2=Y20;
E=0.
7.9. Мультиплексор регистра С.
Для реализации мультиплексора регистра С используются пять 4-разрядных сдвоенных мультиплексора серии К500КП174.
Управляющий сигнал |
Микрооперация |
S1 |
S2 |
E |
Y10 |
C := 0 |
0 |
0 |
0 |
Y18 |
C:=R1(0.C) |
0 |
0 |
0 |
Y26 |
C:=A |
0 |
0 |
0 |
Y28 |
C:=B |
0 |
0 |
0 |
Y36 |
C:=A+1 |
o |
0 |
0 |
Y38 |
C:=B+1 |
0 |
0 |
0 |
S1 = 0;
S2 = 0;
E = 0.
7.10. Мультиплексор регистра E.
Для реализации мультиплексора регистра E используются пять 4-разрядных сдвоенных мультиплексора серии К500КП174.
Управляющий сигнал |
Микрооперация |
S1 |
S2 |
E |
Y13 |
E:=B |
0 |
0 |
0 |
Y17 |
E:=R1(C(0).E) |
0 |
0 |
0 |
7.11. Арифметико-логическое устройство.
Для реализации 10-разрядного арифметико-логического устройства используются три 4-разрядных арифметико-логических устройства серии К500ИП181. Команда для выбора операции подаётся на входы S0-S3. Чтобы АЛУ выполняло арифметические операции, необходимо на вход M подать логический ноль.
Управляющий сигнал |
Микрооперация |
S3 |
S2 |
S1 |
S0 |
M |
Y16 |
C:=A+B |
0 |
1 |
1 |
0 |
0 |
Y26 |
C:=A |
1 |
1 |
1 |
1 |
1 |
Y27 |
B:=C-1 |
1 |
1 |
1 |
1 |
0 |
Y28 |
C:=B |
1 |
1 |
1 |
1 |
1 |
Y29 |
B:=!C |
0 |
0 |
0 |
0 |
1 |
Y30 |
0 |
1 |
0 |
0 |
1 | |
Y31 |
0 |
0 |
0 |
1 |
1 | |
Y32 |
C:=A-B-1 |
1 |
0 |
0 |
1 |
0 |
Y34 |
C:=!A |
0 |
0 |
0 |
0 |
1 |
Y36 |
C:=A+1 |
0 |
0 |
0 |
0 |
0 |
Y37 |
C:=!B |
0 |
0 |
0 |
0 |
1 |
Y38 |
C:=B+1 |
0 |
0 |
0 |
0 |
0 |
S0 = Y26 Ú Y27 Ú Y28 ÚY31 ÚY32 ;
S1 = Y16 Ú Y26 ÚY27 ÚY28 ;
S2 = Y16 Ú Y26 ÚY27 ÚY28 ÚY30 ;
S3 = Y26 ÚY27 ÚY28 Ú Y32 ;
M = Y26 Ú Y28 Ú Y29 ÚY30 ÚY31 Ú Y34 ÚY37.
7.12. Счётчик.
Для реализации 4-разрядного счётчика используется счётчик серии К500ИЕ137. Команда для выбора режима работы счётчика подаётся на входы S1 и S2. Счётчик загружается по входам D0-D3.
Управляющий сигнал |
Микрооперация |
S1 |
S2 |
R |
C |
Y14 |
Сч := 9 |
0 |
0 |
0 |
1 |
Y19 |
Сч := Сч - 1 |
1 |
0 |
0 |
1 |
S1 = Y19;
S2 = 0;
R=0;
C = 1.
7.13. Триггеры управляющих шин.
Для реализации триггеров управляющих шин используются две микросхемы К500ТМ131, каждая из которых содержит два D-триггера. Выходы триггеров Q1-Q4 соединяются с управляющими шинами ГОТ, ЗАН, РЕЗ, ЗАПР.
Управляющий сигнал |
Микрооперация |
D1 |
C1 |
D2 |
C2 |
D3 |
C3 |
D4 |
C4 |
Y1 |
ГОТ := 1 |
0 |
1 |
* |
0 |
* |
0 |
* |
0 |
Y2 |
ГОТ := 0 |
1 |
1 |
* |
0 |
* |
0 |
* |
0 |
Y4 |
ЗАН := 1 |
* |
0 |
0 |
1 |
* |
0 |
* |
0 |
Y5 |
ЗАН := 0 |
* |
0 |
1 |
1 |
* |
0 |
* |
0 |
Y6 |
ЗАПР := 1 |
* |
0 |
* |
0 |
0 |
0 |
0 |
1 |
Y7 |
ЗАПР := 0 |
* |
0 |
* |
0 |
* |
0 |
1 |
1 |
Y22 |
РЕЗ := 1 |
* |
0 |
* |
0 |
* |
1 |
* |
0 |
Y23 |
РЕЗ := 0 |
* |
0 |
* |
0 |
1 |
1 |
* |
0 |
D1 = Y2;
C1 = Y1 Ú Y2;
D2 = Y5;
C2 = Y4 Ú Y5;
D3 = Y23;
C3 = Y22 Ú Y23;
D4 = Y7;
C4 = Y6 Ú Y7.
7.14. Триггеры формирования знаков.
Для реализации триггеров формирования знаков используется микросхема К500ТМ131, которая содержит два D-триггера.
Управляющий сигнал |
Микрооперация |
D1 |
C1 |
D2 |
C2 |
Y11 |
B(9):=1 |
0 |
1 |
* |
0 |
Y12 |
B(9):=0 |
1 |
1 |
* |
0 |
Y33 |
A(9):=0 |
* |
0 |
0 |
1 |
D1 = Y12;
C1 = Y11 Ú Y12;
D2 = 0;
C2 = Y33;
7.15. Буферный элемент с тремя состояниями.
Для реализации буферного элемента
с тремя состояниями
Управляющий сигнал |
Операции |
EN |
ЕАВ |
Y21 |
ШВых := C |
1 |
0 |
Покой |
0 |
* |
EN = Y21;
ЕАВ = 0.
Функциональная схема
Сначала разрабатываются на детальном уровне схемы управления отдельных операционных элементов, а также сами элементы. Затем операционные элементы сопрягаются друг с другом по схеме с общей шиной. Кроме того, необходимо спроектировать схемы, генерирующие осведомительные сигналы, которые поступают в управляющую часть.
Функциональная схема ОА представлена в приложении на соответствующем рисунке.
8.1. Спецификация элементов базиса.
Номер |
Наименование |
Элементный базис |
Информация о работе Проектирование вычислительного устройства