Разработка устройства с использованием микропрограммного устройства управления (МПУУ)

Содержание

 

Введение……………………………………………………………….…………6
1  Структурная организация места практики. Правила техники безопасности при работе на ПЭВМ………………………………………………………….7
2  Изучение пакета программ Ki-CAD ……………………………………….10
3  Индивидуальное задание………..…………………………………….…….12
3.1  Объект исследования: ИК приемник «электронного пароля» с дешифратором…………………………………………………………………..12
3.2 Анализ элементной базы………………………………………………..14
3.2.1 Создание недостающих элементов…………………………………...15
3.3 Создание печатной платы……………………………………………….20
3.3.1 3D-моделирование печатной платы………………………………….22
Заключение…………………………………………………………….……….26
Приложение А………………………………………………………………….27
Приложение Б…………………………………………………………………..28
Приложение В…………………………………………………………….…....29

 

 

Введение

 

В рамках производственной практике будет разработан ИК приемник «электронного пароля» с дешифратором. Разрабатываемый объект должен быть построен в программе Ki-CAD, отвечающий следующим техническим требованиям:

- Структурная  организация места практики.

- Изучение  пакета программ Ki-CAD

- Создание  принципиальной схемы  с помощью  встроенных средств и библиотек  программы Ki-CAD

- Создать  печатную плату

- Создания  недостающих элементов  
Разработка структуры ВУ

 

Основными элементами вычислительного устройства (ВУ) являются оперативная память (ОП), операционное  устройство (ОУ), микропрограммное устройство управления (МПУУ). Структурная схема ВУ представлена на рисунке 1.1.

ОП представляет собой набор смежных ячеек, которые предназначены для хранения команд и данных. ОП является адресной памятью, т.е. каждая ячейка имеет свой номер и длину, с помощью которых производится обращение. Объём ОП вычисляется по формуле (1.1):

V=n*N,                                    (1.1)

где n – длина ячейки,

N – количество ячеек ОП.

В соответствии с заданием, шина данных (ШД) 16 бит, следовательно, разрядность РгИОП = 16, разрядность шины адреса (ША) составляет также 16 бит, следовательно, разрядность РгАОП = 16, а объём ОП:

V=216*16 =216 *24=220 бит=1Мбайт

ОУ предназначено для выполнения операций над операндами в соответствии с кодом выполняемой команды. Включает в себя АЛУ, которое непосредственно выполняет операции над операндами и блок регистров общего назначения (РОН), обеспечивающий временное хранение адресов и операндов.

Блок РОН состоит из шестнадцати регистров – в соответствии с разрядностью ШД. Разрядность РгИРОН = 16, РгАРОН = 4, т.к. для обращения к запоминающему массиву, состоящему из 16 регистров необходимо четыре разряда (log216 = 4).

МПУУ обеспечивает выполнение последовательности микроопераций в соответствии с кодом операции команды (КОП), т.е. дешифрирует КОП и формирует последовательность управляющих сигналов, необходимых для выполнения данной операции; формирует адреса операндов и осуществляет выборку операндов из различных типов памяти; обеспечивает запись результата; формирует адрес следующей команды и выборку команды из памяти и обеспечивает контроль правильности выполнения операций.

  Структурная схема приведена  в приложение А.

Также в структуру ВУ входят следующие элементы:

Регистр команд (РгК) – служит для хранения текущей команды. Команда в РгК передается из ОП и выбирается с помощью счетчика команд (СчК). Разрядность РгК составляет шестнадцать бит. В соответствии с рисунком разряды с 0 по 3 отводятся под КОП, 4÷5 – под УА1 (задает способ адресации первого операнда), разряды с 6 по 9 выделены под адрес R1 первого операнда; 10÷11 – под УА2 (задает способ адресации второго операнда), разряды с 12 по 15 выделены под адрес R2 второго операнда.

0		3	4		5	6		9	10		11	12		15
КОП			УА1			R1			УА2			R2

 

Рисунок 1.1 – Структура РгК при прямой и косвенно регистровых, прямой автоинкрементной адресациях операндов.

0		3	4		5	6		9		10		11	12		15
КОП						М			УА				R

 

 

 

Рисунок 1.2– Структура РгК для условного перехода

 

Разряды РгК с 0 по 3 отводится под КОП, 4-5 разряды – остаются свободными, разряды 6-9 под М (маска), 10-11 отводятся под указатель способа адресации, разряды 12-15 регистр адреса перехода.

Значение РгМаски (РгМ) устанавливается в соответствии со значениями признакового триггера и в зависимости от результата операции в соответствии с таблицей:

 

 

 

 

Таблица 1.1 Возможное состояние Пр Тр

Результат операции	Пр Тр	РгМаски
=0	00	1000
>0	01	0100
<0	10	0010
БП	11	0001

 

Если значение М будет совпадать со значением РгМ, то переход осуществляется в соответствии с указанным способом адресации по адресу перехода, иначе – нет.

 

0		3	4		5	6		9		10		11	12		15
КОП						М			УА				R

 

Рисунок 1.3– Структура РгК для безусловного перехода

 

Разряды РгК с 0 по 3 отводится под КОП, 4 и 5 разряды не используются, 6-9  выделены под маску М, если значение М будет совпадать со значением РгМ, то переход осуществляется в соответствии с указанным способом адресации (разряды с 10 по 11) по адресу перехода, указанному в РгК с 12 по 15 разрядах, иначе - нет (для БП значение М = 1111, а значение ПрТр = 11).

СчК – хранит адрес следующей выполняемой команды. Т.к. в СчК поступает адрес команды, то в соответствии с разрядностью шины адреса, СчК шестнадцатиразрядный. После выборки из ОП очередной команды, СчК увеличивается на два.

СчА – используется для осуществления увеличения адресуемого регистра при прямой автоинкрементной адресации.

Регистр результата (РгРез) – служит для хранения результата операций.

 

1.   Согласование форматов данных и команд

 

Формат данных шестнадцатиразрядный с фиксированной точкой представлен на рисунке 1.5.

 

      0                  1                   2                  3                  4                …                   14                  15

Знаковый                                                      Мантисса

разряд

Рисунок 1.4 - Формат данных и команд

 

Знаковый нулевой разряд принимает значение “0” – если число положительное и “1” – если число отрицательное. Мантисса представляется целым числом и записывается в разряды 1÷15. Точка фиксируется после младшего пятнадцатого разряда, т.е. числа целые.

Для АЛУ заданы следующие операции: умножение по алгоритму Мак-Сорли, вычитание, УП и БП. Кодирование операций представлено в соответствии с таблицей 1.1. Для задания кода операции отводится четыре разряда, используется из них только два, в соответствии с формулой (1.3), остальные – для возможности развития системы:

n =log2N,      (1.3)

где n – число разрядов;

      N – число команд.

Таблица 1.2 - Кодирование операций

Кодировка	Операция
0000	Вычитание
0001	Умножение по алгоритму Мак-Сорли
0010	УП
0011	БП

В соответствии с заданием даны три способа адресации данных – прямая и косвенно регистровая адресации, прямая автоинкрементная. Кодирование способов адресации представлено в таблице 1.3. Для указания кода способа адресации (УА) отводится два разряда.

Таблица 1.3 - Кодирование способов адресации

Кодировка (КОП)	Тип адресации
00	Прямая регистровая
01	Косвенно регистровая
10	Прямая автоинкрементная

 

При разработке алгоритма и структуры ВУ используется двух адресный формат команд с двумя способами адресации. Форматы команд для всех способов адресации одинаковы. Результат арифметической операции записывается по адресу первого операнда.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 2     Разработка алгоритма работы ВУ

 

Этапы функционирования ВУ следующие:

1. Перед началом работы обнуляются все регистры ВУ (блок 1). Работа вычислительного устройства начинается с выборки команды из ОП (блоки 2-5). В СчК поступает адрес команды. Содержимое СчК передается в РгАОП, таким образом, осуществляется выборка команды. Выбранная команда поступает в РгК, содержимое СчК при этом увеличивается на 2.
2. Далее дешифрируется код операции, анализируются нулевой и первый разряды РгК на используемые операции (операции вычитания, умножения, условный или безусловный переход), в соответствии с их кодами (блок 6). Если хотя бы один из них равен единице, то выполняется выход.
3. После дешифрации КОП анализируются четвертый и пятый разряды КОП (РгК[4..5]), т.е определяется вид адресации. Если один из этих разрядов равен единице, то этот режим адресации не используется контроллером для обработки и происходит выход (блоки 7-9).
4. Далее в регистр АЛУ Рг1 записывается первый операнд (блоки 12, 17, 26), адрес которого определяется в соответствии с прямой регистровой блоки 10, 11), косвенно регистровой (блоки 13-16) или прямой автоинкрементной (блоки 18-25) адресацией.
5. Пункты 4 и 5 выполняются для выбора второго операнда (блоки 27-46).
6. Далее анализируется второй разряд РгК на тип операции: вычитание, умножение по алгоритму Мак-Сорли с младших разрядов или условный, безусловный переход.
7. Организация операции вычитания в АЛУ:

(Блок 78) – обнуление регистров;

(Блоки 79,80) – триггерам знаков присваиваются старшие разряды операндов (блок 57).

Если один из операндов отрицательный, то он переводится в прямой код (блоки 81-83 и блоки 84-86).

Выполнение операции вычитания (блоки 87, 88).

Анализ результата. Анализируется старший разряд сумматора, находящийся в ПрРез, в соответствии с таблицей 1.4 (блоки 89-91).

 Таблица 1.4 – Значение ПрРез в зависимости от результата операции

Результат операции	ПрРез
0	00
<0	01
>0	10
переполнение	11

 

Если результат положительный или нулевой, то осуществляется переход на выдачу результата (блоки 93). Если результат отрицательный, то производится перевод его в дополнительный код (блоки 90-94).

Запись результата операции в ОП по адресу первого операнда (блоки 94-97).

8. Анализ вида перехода (условный или безусловный) (блок 51).