Синтезирование процессора

Министерство науки и образования Украины

Одесский Национальный университет им. И.И. Мечникова

Институт математики экономики и механики

Кафедра Математического Обеспечения Компьютерных Систем

 

 

\

 

 

 

 

Отчет по практике

Вычислительных систем

На темиу: «Синтезирование процессора»

 

 

 

Выполнил:

Студент ФИТ

2 курса 1 группы

Черный В.В.

Преподаватель:

Гунченко Ю.А.

 

 

 

Одесса 2013

 

1. Постановка задачи
2. Форматы команд и их кодировка
3. Формат регистра команд
4. Регистры
5. Структурная схема процессора
6. Схема РОН
7. Формат микрокоманд
8. Микрокод
9. Кодировка микрокода
10. Примеры выполнения команд
11. Примеры программ
12. Схема управляющего устройства
13. Схема управления переходом
14. Схема формирования адреса микрокоманды
15. Управляющие сигналы и регистры процессора

16. Определение производительности
17. Выводы по проделанной работе

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Постановка задачи

 

Синтезировать  структуру  простого магистрального процессора с одним АЛУ, выполняющего заданные команды. Разработать формат команд, кодировку команд. Разработать структурную схему процессора, функциональные схемы всех блоков процессора, функциональную схему процессора в  целом с указанием всех шин и управляющих сигналов. Разработать формат микрокоманд, организацию управления всеми устройствами процессора, микрокод для каждой из заданных команд. Привести примеры выполнения  каждой команды с указанием  значения всех основных сигналов и содержимого основных регистров  на каждом такте. Привести 2 примера небольших программ с указанием  значения основных сигналов  и содержимого основных регистров  на каждом такте.

Определить максимальную тактовую частоту  процессора. Определить производительность процессора в операциях в секунду (IPS), а также выраженную в числе  выполняемых  тестовых программ в секунду.

 

Характеристика процессора:  простой процессор магистрального типа  с одноблочным универсальным АЛУ. Разрядность регистров РОН и АЛУ процессора – 8 бит. Число РОН – 4. Адресуемая память  - от 256 слов. Устройство управления – микропрограммное с ПЗУ микропрограмм. Способ выполнения команд – последовательное выполнение. Адресация  памяти – прямая. Выполняемые команды : load – загрузка из памяти;  store – сохранить в память; add - сложение; jmp – перейти на; inc – инкремент; shl – сдвиг влево  арифметический; or – или;  jnz – переход если не приравнивается нулю.  Для команд add и or должна быть предусмотрена непосредственная адресация (запись констант в регистры). Команды add и or – двухадресные, shl – имеет формат  shl Rd, где Rd - указанный сдвиг.

 

Форматы команд и их кодировка

LD Rd,(Rs)
Код				Rd		Rs		Imm
0	0	0	0	d	d	s	s	-	-	-	-	-	-	-	-

 

LD Rd,Adr
Код				Rd		Rs		Код
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

 

ST (Rd),Rs
Код				Rd		Rs		Код
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

 

ST Adr,Rs

Код

Rd

Rs

Imm

1

0

0

1

-

-

s

s

I7

I6

I5

I4

I3

I2

I1

I0

 

Jmp Adr

Код

Rd

Rs

Imm

1

0

1

0

-

-

-

-

I7

I6

I5

I4

I3

I2

I1

I0

 

ADD (Rd),Rs
Код				Rd		Rs		Imm
0	0	1	1	d	d	s	s	-	-	-	-	-	-	-	-

 

ADD Rd,Const

Код

Rd

Rs

Imm

1

0

1

1

d

d

-

-

I7

I6

I5

I4

I3

I2

I1

I0

 

Jnz Adr

Код

Rd

Rs

Imm

1

1

0

0

-

-

-

-

I7

I6

I5

I4

I3

I2

I1

I0

 

OR Rd,Rs
Код				Rd		Rs		Imm
0	1	0	1	d	d	s	s	-	-	-	-	-	-	-	-

 

OR Rd,Const

Код

Rd

Rs

Imm

1

1

0

1

d

d

-

-

I7

I6

I5

I4

I3

I2

I1

I0

 

Shl Rd
Код				Rd		Rs		Imm
0	1	1	0	d	d	-	-	-	-	-	-	-	-	-	-

 

Inc Rd
Код				Rd		Rs		Imm
0	1	1	1	d	d	-	-	-	-	-	-	-	-	-	-

 

 

Формат регистра команд

 

 

 

 

 

 

 

 

Регистры

 

 

Разрядность регистров под номерами 1-7: 8 бит. Регистры, имеющие номера от 0 до 3, 
доступны програмно, остальные регистры программно недоступны. Регистр PC содержит 
адрес текущей команды, регистр Tempo - временный, и используются при различных 
операциях В регистре Tempi постоянно хранится значение 00000001. Регистр команд имеет разрядноcть 16 бит.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Структурная схема процессора

 

 

 

Схема РОН

Схема АЛУ

Формат микрокоманд

 

Регистр микрокоманд 25 бит

MEM

A

AMUX

B

BMUX

C

CMUX

RD

WR

ALU

COND

JMP ADR

 

MEM - если выставлен, то на шину А подаются 8 старших бит из PK(1R[8..15J), иначе данные 
берутся из регистров. Если одновременно выставлен бит в поле RD, то происходит загрузка 
команды из памяти.