Технические данные чипа Bitfury

 

 

• Конструктивно на плате установлено 16 микросхем.
• Плата имеет входной SPI-интерфейс – 4 сигнала.
• К общей шине плата подключена через разъем DRB9.

 

Таблица 2. Назначение контактов.

 

Номер контакта	Название	назначение
1,2	+5 ВОЛЬТ	Питание управляющей  части платы
3,4,5	ЗЕМЛЯ	общий
6	DOUT	Выход данных к управляющему микроконтроллеру по SPI шине
7	DIN	Вход данных  от управляющего микроконтроллера SPI шине
8	SLK	Вход тактового сигнала от управляющего микроконтроллера SPI шина
9	SEL	Вход сигнала управления от управляющего микроконтроллера

 

Для возможности использования  нескольких микросхем на одной плате, применено следующее схематическое решение. На входе платы установлены инвертирующие элементы с триггерами Шмитта на входе. В качестве базы выбран 74НС14. Элемент сочетается с последовательной цепочкой R=100 Ом и С=15 pF. Данное включение улучшает сигнал, полученный с общей шины плат. Выходные данные поступают через микросхему SN74LVC1G125 (см. Рисунки 3.4, 3.5). Данная микросхема работает как усилитель и имеет возможность переводить свой выход в 3-е состояние.

 

 

 

Рисунок 3.4

 

 

 

 

Рисунок 3.5

 

 

3.5. Схема подключения  чипов Bitfury последовательно по SPI пинам и параллельно по питанию.

 

Структура подключения  состоит из трех элементов:

 

1. Процессорная плата,  на которой находится 16 чипов Bitfury, соединенных по питанию параллельно, а по сигнальным контактам – последовательно.
2. Материнская плата, на которой располагается коммуникационные блоки в виде  буферной микросхемы типа 74AVC4T254D,  разъемы для подключения процессорных плат,  разъем для подключения блока раздачи заданий Rasberry Pi, блок питания для Rasberry Pi и формирования напряжения 1.8V для процессорных плат.  В конкретном изделии реализовано подключение 4 процессорных плат к материнской плате (всего 64 чипа).
3. Блок раздачи заданий – Rasberry Pi.

 

Особенность данной сборки заключается в минимальном количестве проводов. Это создает меньше помех при передачи сигналов по шлейфам SPI. Дополнительная выгода состоит в неограниченном кол-ве задействованных чипов в одной цепочке. В примере реализовано 4 слота на материнской плате, что дает 64 чипа в одной цепи. Из проводов используется только пара 12V питания и кабель для подключения в сеть Интернет.

 

Таблица 3. Назначение контактов  процессорной платы (к рис. 3.6).

 

Номер контакта	Название	Назначение
1,2,3,4	+12 В	Питание управляющей  части платы.
5	ЗЕМЛЯ	Общий.
6	INCLK	Вход внешнего тактового сигналов для чипов Bitfury.
7	INSCK	Вход тактового сигнала от управляющего устройства для SPI-шины.
8	INMOSI	Вход данных  от управляющего устройства на SPI-шину.
9	INMISO	Выход данных с первого чипа Bitfury  на управляющее устройство по SPI-шине.
10	+ 1.8В	Питание IOVDD.
11,12, 13,14	ЗЕМЛЯ	Общий.
15	OUTCLK	Выход внешнего тактового сигналов для следующих чипов Bitfury.
16	OUTSCK	Выход тактового сигнала SPI-шины для  следующих чипов Bitfury.
17	OUTMOSI	Выход данных  от управляющего устройства на SPI-шину  для следующих чипов Bitfury.
18	OUTMISO	Вход данных от следующих чипов Bitfury.
19, 20	NC	Не используются.

 

 

 

Таблица 3.1. Назначение контактов  процессорной платы (к рис. 3.7):

 

Номер контакта	Название	Назначение
1	+5 В	Питание для платы Rasberry Pi.
2	+3.3 В	Питание с платы Rasberry Pi на материнскую  плату.
3	+5 В	Питание для платы Rasberry Pi.
4	NC	Не используются.
5	ЗЕМЛЯ	Общий.
6,7,8,9	NC	Не используются.
10	ЗЕМЛЯ	Общий.
11,12	NC	Не используются.
13	ЗЕМЛЯ	Общий.
14,15	NC	Не используются.
16	INCLK	Вход внешнего тактового сигналов для чипов Bitfury.
17,18	NC	Не используются.
19	ЗЕМЛЯ	Общий.
20	INMOSI	Вход данных  от управляющего устройства на SPI-шину.
21	NC	Не используется.
22	INMISO	Выход данных с первого чипа Bitfury  на управляющее устройство по SPI-шине.
23	NC	Не используется.
24	INSCK	Вход тактового сигнала от управляющего устройства для SPI шины.
25	NC	Не используется.
26	ЗЕМЛЯ	Общий.

 

 

Схема материнской платы  приведена ниже на рисунке 3.6. Фрагмент процессорной платы приведен на рисунке 3.7.

 

Рис. 3.6 Принципиальная схема  материнской платы.

 

Рис. 3.7 Фрагмент принципиальной схемы процессорной платы.