Микропроцессорные устройства

            

            (4)

 

                              (5)

 

 

 

 

 

 Функционирование одноразрядного сумматора определяется ФАЛ (4) и (5). Одноразрядный сумматор строится на двух полусумматорах.

Многоразрядным  сумматором называется устройство, предназначенное для сложения двух многоразрядных кодов, формирующее на выходе  код суммы и сигнал переноса. Многоразрядные  сумматоры подразделяются на последовательные  и параллельные.

 В последовательных сумматорах операция сложения выполняется последовательно разряд за разрядом, начиная с младшего. В параллельных все разряды входных кодов суммируются одновременно.

Различают комбинационные сумматоры - устройства, не имеющие собственной памяти, и накапливающие сумматоры, снабженные собственной внутренней памятью, в которой аккумулируются результаты выполненной операции.

В АЛУ широко используют многоразрядные параллельные сумматоры.

Структурная схема комбинационного  параллельного сумматора с последовательным  переносом показана ниже.

4-х разрядный сумматор выполнен с использованием трёх одноразрядных сумматоров и одного полусумматора. Разряды кодов слагаемых подаются на входы сумматоров, выходы суммы которых присоединяются  к логическим элементам И.

        Логические элементы И используются, как ключи, на вторые входы которых подаётся сигнал Z, определяющий момент считывания результата. Выход сигнала переноса сумматора нулевого разряда подается на вход переноса сумматора первого  разряда и т.д.

        Реальные схемы многоразрядных сумматоров строятся только с применением одноразрядных сумматоров, что позволяет, используя их последовательное включение, увеличить разрядность кодов слагаемых.

         Время выполнения операции сложения в данной схеме определяется последовательным переносом  сигнала p из разряда в разряд. Сигнал Z для считывания результата  подается не ранее, чем после передачи сигнала переноса по всем разрядам сумматора.

        Таким образом, скорость суммирования параллельных  сумматоров ограничивается только использованием последовательного принципа передачи сигнала переноса. Увеличение разрядности слагаемых ещё больше ухудшает положение. Для повышения скорости вычислений используют сумматоры с параллельным переносом.

         Суть построения сумматоров  с параллельным переносом состоит в отказе от использования при суммировании i-х разрядов слагаемых сигнала переноса, сформированного при суммировании предыдущих (i-1)-х разрядов. В каждом разряде, как сигнал суммы, так и сигнал переноса непосредственно формируются из входных переменных. Устройство, формирующее сигналы переноса из значений входных кодов, называют блоком ускоренного переноса (БУП) или схемой ускоренного переноса (СУП). Поясним возможность реализации такого решения.      

Ранее было показано, что логическое выражение для образования сигнала переноса в данном разряде  имеет следующий вид:

 

Преобразуем это   выражение.

(6)

Здесь применена  теорема упрощения  ;

Теорема поглощения  А+АВ=А

Также другие тождества: ; ; ;  AA=A;   A+1=1;  A*0=0;

A*1=A.

Вводятся следующие понятия 

- функция переноса;

- функция передачи переноса.

Тогда запись (6) преобразуется к виду

                                                            .

Из полученного выражения  следует, что возникновение переноса в данном i-том разряде возможно в случаях:

1. если равны единицы значения суммируемых разрядов( );
2. если перенос не вырабатывается в данном разряде, а проходит через него из предыдущего разряда ( =1).

Покажем способ формирования переноса в i–ом разряде параллельного сумматора.

 

Выполняя аналогичные действия  вплоть до нулевого разряда, находят логическое выражение (ФАЛ), описывающее закон формирования  сигнала переноса в произвольном разряде

,                (7) 

где p - сигнал переноса, переданный на вход схемы при последовательном соединении  нескольких однотипных устройств.

Для реализации переноса в каждом разряде требуется  иметь i+1 схем И с числом входов от 1 до i+1 и одну схему ИЛИ с i+1  входами. Так как общее число схем для  выработки  одновременного переноса равно ,то при больших i построение сумматоров с цепями параллельного переноса практически невозможно. Обычно в этом случае ограничиваются четырьмя разрядами (i£ 4). При необходимости разработки сумматоров с большей разрядностью применяют устройства с групповой структурой.

Сумматоры с цепным переносом реализуют внутри выделенных групп параллельный перенос, а между группами используется последовательный перенос.

 

5.1.2 Операции АЛУ.

 

Рассмотрим  работу АЛУ на примере схемы показанной ниже. Принципиальная схема одного разряда АЛУ выполнена в базисе логических элементов ИЛИ-НЕ. На входы АЛБ поступает входная информация  А В (значения -го разряда слагаемых ) из буферных регистров. Арифметико-логический блок состоит из трёх ступеней:

1-ступень логических  операций и формирования полусумм;

2-ступень генерации  переносов;

3-ступень формирования полных сумм.

На входы S -S подаются коды выполняемой операции. Код S -S формируется в устройстве управления и входит в состав микрокоманд. Перечень выполняемых операций в зависимости от значений кодов S -S приведен в таблице 1.

 

 

 

 

 

 

Таблица 1.

 

	F  при   =1	F    при  S =0
0 0 0 0	A	A-1
0 0 0 1	AÚ	A+AÚ
0 0 1 0	AÚB	A+AÚB
0 0 1 1	1	A+A
0 1 0 0	AÙB	AÙB-1
0 1 0 1	B	AÙB+AÚ
0 1 1 0		A+B
0 1 1 1		A+AÙB
1 0 0 0	AÙ	AÙ +1
1 0 0 1	AÅB	A-B-1
1 0 1 0		AÙ +AÚB
1 0 1 1		AÙ +A
1 1 0 0	0	-1
1 1 0 1		AÚ +0
1 1 1 0		A B+0
1 1 1 1		A+0

 

В таблице приняты следующие  обозначения:

Ú- операция  дизъюнкции;

Ù-операция конъюнкции;

Å-операция неравнозначности;

(+)- операция сложения;

(-)- операция вычитания.

АЛУ  выполняет 16 логических и 16 арифметических операций. Тип выполняемой операций определяется уровнем управляющего сигнала . Если =1, то в схеме блокируются все внутренние переносы и она поразрядно выполняет логические операции. При =0 разблокируются внутренние переносы и АЛУ выполняет арифметические операции. Схема снабжена входом р и выходом р переноса, а также выходами и , используемыми при построении цепей ускоренного переноса.

На выходе ступени 1 формируются  функции полусумм , функция переноса   и функция передачи переноса . Функция полусуммы предназначена для формирования  результата суммирования с учетом переноса из соседнего младшего разряда р на 3-ю ступень АЛБ.

Функция определяет условия генерации переноса в данном разряде = . Функция определяет условия передачи переноса р из соседнего младшего разряда в следующий более старший = . Перенос от і-го  разряда в процессе двоичного сложения определяется выражением (7). В соответствии с  уравнением (7) строятся схемы, определяющие перенос для каждого разряда АЛБ.

При выполнении логических операций переносы не распространяются. На 3-й ступени образуется полная сумма из полусумм, формируемых на 1-ой ступени, и переносов, формируемых на 2-ой  ступени.

Быстродействие АЛУ в большой степени зависит от способа организации переносов. При параллельном переносе  во 2-ой ступени формируются параллельно все сигналы переноса для каждого разряда на основании функций  и в предыдущих разрядах в соответствии (7). Такая организация сигнала переноса обеспечивает лучшее быстродействие, но требует аппаратных затрат при большом числе разрядов АЛУ.

При групповом переносе АЛУ разделяется на равные по числу разрядов группы. В каждой группе организуется параллельный перенос и создаётся перенос из группы в следующую по старшинству. 

 

 

5.2  Устройство управления

 

Многоуровневая ЭВМ – это вычислительная машина, имеющая средства для работы с различными уровнями языков программирования. Возможные уровни  программирования ЭВМ показаны на рисунке.

Если рассматривать базовую  ЭВМ с указанных позиций, то окажется, что язык машинных команд не является языком самого нижнего уровня. На нижнем уровне ЭВМ выполняются элементарные действия (микрооперации) над словами данных. Управление порядком следования микроопераций осуществляется  с помощью устройства управления (УУ) базовой ЭВМ. Если микро-ЭВМ построена на однокристальном МП, то  УУ, как правило, входит в состав БИС МП.

На этапе цикла выборки  команды УУ интерпретирует код операции команды, выбранной из программной памяти. На этапе выполнения команды УУ формирует требуемый набор микроопераций. Одной из важнейших характеристик УУ является способность изменения последовательности управляющих сигналов (УС). По этому критерию УУ подразделяют на УУ с жёсткой логикой и на универсальные или микропрограммные УУ.

Специализированные УУ формируют неизменную последовательность УС. Микропрограмма хранится за счёт системы связей между элементами УУ. Поскольку последовательность выработки управляющих сигналов зависит от признаков операций, формируемых АЛУ, то схемные решения специализированных УУ  получаются сложными. Отсутствие запоминающих устройств делает специализированные УУ схематехнически сложными. Введение новой операции или изменение старой требует изменения схемы. Неизменяемость и сложность структуры этого типа управления является основным его недостатком, а высокое быстродействие - главным преимуществом.

Специализированное УУ  не нашли  широкого распространения. В основном используются микропрограммные УУ. 

Микропрограммное управление - вид иерархического управления работой ЭВМ, при котором каждая машинная команда является обращением к последовательности микрокоманд более низкого уровня, чем сама команда. Набор микрокоманд называется микропрограммой и хранится в постоянной памяти устройства управления УУ.

        Любая машинная команда представляет последовательность микрокоманд (МК), которая образует микропрограмму. Записанные в памяти УУ микрокоманды определяют работу всех устройств ЭВМ.

         Существуют  микропроцессорные наборы, имеющие единственный язык - язык  микрокоманд. Например, микропроцессорный  комплект К589. Микропрограммное  устройство управления (МПУУ) по своей структуре является очень простой ЭВМ. Для такой ЭВМ регистры и вентильные схемы базовой ЭВМ служат как бы устройствами ввода-вывода. Структурная схема МПУУ показана  ниже. Принцип микропрограммного управления предопределяет возможность хранения микропрограмм системы команд ЭВМ  в ЗУ того или иного типа, что сокращает аппаратный состав МП.

Микропрограммы хранятся в памяти микрокоманд ПМК. СФАМК- схема формирования адреса микрокоманды. РАМК - регистр адреса микрокоманды. РМК - регистр микрокоманд.

 

Микрокоманда содержит три основных поля: код микрооперации КМО, адрес  следующей микрокоманды АСМК, код признаков КПР, в котором указывается, какой признак разветвления в микропрограмме необходимо анализировать СФАМК. Адресом первой микрокоманды служит КОП.