Сумматоры и Полусумматоры

МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ

Федеральное государственное бюджетное образовательное учреждение

высшего профессионального образования

«ТЮМЕНСКИЙ ГОСУДАРСТВЕННЫЙ НЕФТЕГАЗОВЫЙ УНИВЕРСИТЕТ »

 филиал ТюмГНГУ в г.Тобольске

 

 

 

 

кафедра «Электроэнергетики»

специальность «Электроснабжение»

 

 

Пояснительная записка

к курсовой работе 

 

по предмету: ИНФОРМАЦИОННО-ИЗМЕРИТЕЛЬНАЯ ТЕХНИКА И ЭЛЕКТРОНИКА

на тему: СУММАТОРЫ И ПОЛУСУММАТОРЫ

 

 

 

 

Выполнил:      А.С. Козютенко

группа ЭС-10-1

 

 

Проверил:   А.Л. Ахтулов

 

 

 

 

Тобольск

2013

СОДЕРЖАНИЕ

Введение ……………….....…………………………………………....…3

1. Сумматор…………………………………………………..................4 2. Полусумматор…………………………………………….................8 3. Многоразрядный сумматор………....…………………...............…9 4. Комбинационные сумматоры..............................................................11 5. Многоразрядные параллельные сумматоры с последовательными переносами................................................................................................13 6. Многоразрядные параллельные сумматоры с параллельными переносами................................................................................................14 7. Многоразрядные параллельные сумматоры с групповой организацией переносов..........................................................................15 8. Сумматоры с параллеьно-последовательной организацией переноса.....................................................................................................15 9.  Шифраторы, дешифраторы и преобразователи кодов..........................................................................................................17 10.  Мультиплексоры и демультиплексоры...........................................23 11.  Цифровой компаратор ….................................................................25 12.  Контроль четности………………………………………...…….....26 13. Аналоговые компараторы……………………………………....…..27 14.Заключение..........................................................................................36

Список литературы………………………………..................................37

 

 

 

 

 

 

 

 

ВВЕДЕНИЕ

Все арифметические действия сводятся к четырём действиям: сложение и вычитание, умножение и деление. Причём, производимые по известным правилам, три из них сводятся к комбинации сложений. Поэтому сложение, и аппаратура, его производящая, имеет в вычислительной технике особенно большое значение.

Комбинационные цифровые устройства предназначены для преобразования цифровых сигналов на основе комбинационных логических схем, и, следовательно, выходные состояния таких устройств не зависят от предыстории, а однозначно определяются входными сигналами в рассматриваемые моменты времени. Другими словами комбинационные устройства не содержат элементы памяти. К основным типам комбинационных устройств относятся сумматоры, дешифраторы и шифраторы, мультиплексоры и демультиплексоры, преобразователи кодов, схемы сравнения, пороговые и мажоритарные элементы и др.

По числу входов различают полусумматоры, одноразрядные и многоразрядные сумматоры.

 

 

 

 

 

 

 

СУММАТОР.

Сумматором называется цифровое устройство для арифметического суммирования двух двоичных чисел. Обычно сумматор представляет собой комбинацию одноразрядных суммирующих схем.

По числу входов различают полусумматоры, одноразрядные и многоразрядные сумматоры.

Одноразрядные сумматоры выполняют сложение слагаемых одного разряда с учётом переноса из младшего разряда.

Многоразрядные сумматоры выполняют сложение п - разрядных слагаемых А и В с учётом переноса.

Многоразрядные сумматоры делятся на последовательные, в которых обработка данных ведётся поочерёдно разряд за разрядом на одном и том же оборудовании, и параллельные, в которых слагаемые обрабатываются одновременно по всем разрядам и для каждого разряда имеется своё оборудование.

По способу организации межразрядных переносов параллельные сумматоры подразделяются на схемы с последовательным переносом, с параллельным переносом и с групповой структурой. В последних разрядная сетка поделена на поля, обрабатываемые группами разрядных схем. В группах и между ними могут применяться разные способы переносов, причём в наименованиях сумматоров вначале указывается вид переноса внутри группы.

В зависимости от способа построения суммирующих схем различают комбинационные и накапливающие сумматоры. Комбинационные сумматоры не содержат запоминающих элементов и реализуют операцию сложения в виде S:= А + В. Накапливающие сумматоры содержат регистр, в котором аккумулируют результат суммирования. Накапливающие сумматоры реализуют операцию сложения в виде S:= S + А.

По способу тактирования различают синхронные и асинхронные сумматоры. Синхронные сумматоры имеют постоянное время, отводимое для суммирования, независимо от значения слагаемых. В асинхронных сумматорах вырабатывается признак завершения операции. При этом среднее время суммирования уменьшается.

В зависимости от системы счисления различают двоичные, двоично-десятичные и другие сумматоры.

Будем говорить о целых числах.

Без специальных оговорок, N-разрядное двоичное число представляет целое число в диапазоне от 0 до 2N-1. Если нужно представить число со знаком, само двоичное число становится кодом, представляющим реальное (целочисленное, являющееся собственно значением) число.

Диапазон представляемых кодами чисел без знака разбивается на два поддиапазона. Один из них представляет положительные числа, а другой – отрицательные. Разбиение производится таким образом, чтобы принадлежность к поддиапазону определялась максимально просто. Обычно признаком является старший разряд кода. Использование такого кодирования позволяет говорить о старшем разряде как о знаковом, хотя, в общем, код трактуется как число без знака. Существует несколько кодировок. В каждой из них положительные числа и ноль представляются одинаково – самим числом. Отрицательные числа кодируются по разному.

 

Прямой код

Хпр = 2N-1+|Х|

Старший разряд определяет знак числа. Остальные разряды представляют модуль числа. Подобное представление является наглядным.

 

Обратный код

Хобр = 2N-1-|Х|

По определению, обратный код отрицательного числа представляет собой дополнение модуля исходного числа до наибольшего числа без знака, помещающегося в разрядную сетку. В связи с этим получение обратного кода двоичного отрицательного числа сводится к получению инверсии n-разрядного кода модуля этого числа.

 

Дополнительный код

Хдоп = 2N-|Х|, где N – разрядность двоичного представления.

Дополнительный код отрицательного числа может быть получен из обратного путем прибавления 1 к младшему разряду обратного кода.

Как правило, арифметический модуль работает с двоичным дополнительным кодом, так как при его использовании операция алгебраического сложения сводится к сложению арифметическому.

При сложении двух n-разрядных чисел A и B результат может быть n+1-разрядным. возникающий дополнительный разряд называют разрядом переноса P. При построении многоразрядного сумматора, разряд переноса P предыдущего разряда является третьим слагаемым P0 следующего разряда. Итак, в общем случае сумматор – схема с тремя входами и двумя выходами.

 

 

Схема достаточно сложная. На практике полный сумматор обычно строят из двух полусумматоров.

 

 

 

 

 

 

 

 

ПОЛУСУММАТОР

Полусумматорами называют устройство с двумя входами и двумя выходами, на которых вырабатываются сигналы суммы и переноса

Полусумматор реализует лишь часть задачи суммирования, так как не учитывает входной величины - переноса из младшего разряда.

 

 

 

 

 

 

 

 

 

 

МНОГОРАЗРЯДНЫЙ СУММАТОР

Многоразрядный сумматор может быть составлен из одноразрядных сумматоров, число которых равно числу разрядов слагаемых. При этом результат переноса распространяется от младших разрядов к старшим.

По характеру распространения переноса различают следующие виды сумматоров:

1. с поразрядным последовательным переносом;
2. с параллельным одновременным переносом;
3. с групповым переносом.

Сумматоры с поразрядным последовательным переносом.

В сумматорах этого типа перенос распространяется последовательно от разряда к разряду по мере образования цифр суммы в каждом разряде. Поэтому в худшем случае время распространения переноса составит tпер = t1*n, где t1 – время распространения переноса в одном разряде, n – число разрядов сумматора. Данный тип сумматоров наиболее прост с точки зрения схемы цепей распространения переноса, но имеет сравнительно низкое быстродействие.

В сумматорах с параллельным одновременным переносом выход переноса формируется комбинационной логикой одновременно для всех разрядов. Такие сумматоры являются сложными схемотехническими устройствами, позволяя, однако, получать максимальное быстродействие схемы сложения.

Компромиссным вариантом является сумматор с групповым переносом, где выход переноса формируется одновременно для группы бит, и затем распространяется последовательно между группами.

 

В сериях микросхем, выполненных по технологии ТТЛ и КМДП, имеются четырёхразрядные сумматоры, для которых справедливо условное обозначение, предложенное на рисунке 2.20. В элементах ТТЛ этому обозначению соответствует микросхема К555ИМ3.

 

 

 

 

КОМБИНАЦИОННЫЕ СУММАТОРЫ

Комбинационная схема, предназначенная для сложения двоичных чисел, называется сумматором. Сумматор любой разрядности обычно строится на одноразрядных полных сумматорах, которые имеют три входа и два выхода. На входы подаются сигналы соответствующих разрядов суммируемых чисел (ai, bi) и сигнал переноса pi из предыдущего, младшего разряда с номером (i-1). На одном из выходов формируется сумма в данном разряде si, а на другом выходе формируется перенос в следующий разряд pi+1.

Синтезируем схему одноразрядного сумматора. Для этой цели воспользуемся таблицей истинности.

Для сигнала переноса Pi+1 легко заполнить диаграмму Вейча и выполнить минимизацию. (Выполните минимизацию самостоятельно или с помощью диаграммы Вейча, или используя склеивание для совершенной дизъюнктивной нормальной формы, записанной с учётом приведённой таблицы истинности.)

В результате получим функцию переноса:

pi+1= aibi  ∨ bipi  ∨ piai.

Сумма, как функция трёх переменных si = f(ai,bi,pi), минимизации не подлежит. Вы можете убедиться в этом, составив диаграмму Вейча для трёх переменных. Но поскольку функция pi+1 легко реализуется, то можно воспользоваться полученным результатом для формирования суммы. Рассматривая сумму si как функцию четырех переменных: ai, bi, pi, pi+1 , легко составить диаграмму Вейча для этой функции как частично заданной и, доопределив её разумным образом, выполнить минимизацию функции. Можно не выполнять минимизации и не анализировать диаграмму Вейча, если обратить внимание на тот факт, что сумма на большинстве наборах значений переменных равна инверсии переноса pi+1. Только на нулевом наборе требуется сформировать ноль, а на последнем наборе, где все входные переменные равны единице, необходимо обеспечить единицу на выходе переноса pi+1. Требуемый ноль формируется с помощью дизъюнкции входных переменных: (ai  ∨ bi ∨ pi ). Требуемая единица формируется с помощью конъюнкции: (ai ⋅ bi ⋅ pi). В результате функция переноса оказывается следующей:

Функциональная схема одноразрядного сумматора, построенная с использованием полученных выражений, предложена на рисунке.

 

 

МНОГОРАЗРЯДНЫЕ ПАРАЛЛЕЛЬНЫЕ СУММАТОРЫ С ПОСЛЕДОВАТЕЛЬНЫМИ ПЕРЕНОСАМИ

В параллельном сумматоре с последовательным переносом при сложении чисел А и В сигналы переносов распространяются последовательно от младших разрядов к старшим. На рисунке приведена схема многоразрядного параллельного сумматора с последовательным переносом.

В многоразрядных параллельных сумматорах с последовательным переносом время сложения зависит от разрядности чисел п и схемной реализации цепи выработки суммы.

В синхронных сумматорах для выполнения сложения отводится время, длительность которого определяется максимальной длительностью операции сложения.

 

 

 

 

 

 

МНОГОРАЗРЯДНЫЕ ПАРАЛЛЕЛЬНЫЕ СУММАТОРЫ С ПАРАЛЛЕЛЬНЫМ ПЕРЕНОСОМ

Для уменьшения времени формирования переносов используются сумматоры с параллельным переносом.

В многоразрядных параллельных сумматорах с параллельным переносом отсутствуют процессы распространения переносов от разряда к разряду. В разряде одновременно вырабатываются выходные величины.

На рисунке приведена схема организации параллельного переноса для трех младших разрядов сумматора. Схема выработки суммы не показана на рисунке.

Схемная реализация сумматора с параллельным переносом содержит цепи параллельного переноса и цепи выработки суммы.

Быстродействие n - разрядного сумматора с параллельным переносом не зависит от его разрядности. В данных сумматорах время сложения не зависит от схемной реализации цепи выработки суммы, так как длительность формирования переноса разряда в обоих схемах одинакова. С ростом числа разрядов реализация параллельного переноса затрудняется тем, что возникает потребность в элементах с большим числом входов. Для формирования переноса в старшем разряде сумматора нужны элементы с числом входов на единицу больше разрядности сумматора. Коэффициенты объединения конъюнктора и дизъюнктора старшего разряда сумматора будут равны (n +1).