Сумматоры и Полусумматоры

Уже при построении восьмиразрядного сумматора потребуются конъюнктор с числом входов 9 и дизъюнктор с коэффициентом разветвления 8, что превышает возможности существующих на данный момент логических элементов.

 

 

 

 

МНОГОРАЗРЯДНЫЕ ПАРАЛЛЕЛЬНЫЕ СУММАТОРЫ С ГРУППОВОЙ ОРГАНИЗАЦИЕЙ ПЕРЕНОСОВ

Достаточно высокое быстродействие при умеренных затратах оборудования обеспечивается за счёт групповой организации переносов. При этом n - разрядный сумматор разбивается на k (k = n/m) групп m - разрядных сумматоров. В группах и между ними могут применяться различные способы организации переносов, причём в наименованиях сумматоров вначале указывается вид переноса внутри группы.

 

 

 

 

СУММАТОРЫ С ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЛЬНОЙ ОРГАНИЗАЦИЕЙ ПЕРЕНОСА

В сумматорах с параллельно - последовательной организацией переноса внутри группы организована выработка параллельного переноса, а между группами - последовательная выработка переноса.

На рисунке приведена схема организации параллельно - последовательного переноса для шестиразрядного сумматора, который разбит на две группы трехразрядных сумматоров с параллельным переносом. Между группами осуществлён последовательный перенос. Перенос из старшего разряда первой группы является внешним для второй группы.

 

Схемная реализация сумматора с параллельно - последовательным переносом кроме цепи выработки переноса содержит также цепи выработки суммы.

Если имеется к групп, то перенос из старшего разряда сумматора с параллельно-последовательным переносом выработается после прохождения к групп.

 

 

 

 

ШИФРАТОРЫ, ДЕШИФРАТОРЫ И ПРЕОБРАЗОВАТЕЛИ КОДОВ

Логические устройства разделяют на два класса: комбинационные и последовательностные. Устройство называют комбинационным, если его выходные сигналы однозначно определяются входными сигналами в этот момент времени.

Если выходной сигнал устройства определяется его состоянием в предыдущие моменты времени, то такое устройство называют последовательностным. Последовательностное устройство всегда содержит элементы памяти. Состояние таких устройств определяется сигналами на входах элементов памяти в предыдущие моменты времени. Таким образом, реакция последовательностного устройства на действие входного сигнала зависит не только от вида этого сигнала, но и от состояния устройства в начальный момент.

Важнейшей формой представления числа является двоичный код. В некоторых случаях, однако, легче производить операции с другими кодами. Поэтому в данном параграфе будут рассмотрены преобразователи двоичного кода в другие и наоборот.

Дешифратор (DC - DeCoder - декодер) - преобразователь «-разрядного двоичного кода в унитарный код «1 из т ». Каждой кодовой комбинации на входах дешифратора соответствует активный уровень только на одном из выходов. Условное графическое обозначение и таблица истинности полного дешифратора на два входа (п = 2) представлены на рисунке. Логическая 1 (при активном высоком уровне на выходе ) формируется на том выходе дешифратора ) формируется на том выходе дешифратора адрес которого соответствует набору двоичных сигналов на входах А и В. Выходной код носит название «один из четырех». По таблице истинности легко записать в СДНФ логические функции, связывающие сигналы на каждом выходе дешифратора с его входными сигналами (они показаны на рисунке). Для реализации дешифратора требуются логические элементы И и НЕ.

Шифратор (CD - CoDer - кодер) с приоритетом выполняет функцию, обратную дешифратору (рис. 15.2). На его выходах формируется двоичное число, соответствующее наибольшему числу на входе, на который подана логическая 1. Значения входных чисел (позиций), расположенных ниже, не имеют значения (в таблице истинности они обозначены крестиком).

Примеры интегральных микросхем приоритетного шифратора и дешифратора приведены на рисунке.

Микросхема К555ИВЗ имеет 9 инверсных входов для подачи кодируемого сигнала и 4 инверсных выхода кода 8-4-2-1. В исходном состоянии на всех входах и выходах логическая 1.

При подаче на любой из входов логического 0 на выходе формируется инверсный код номера этого входа. Если логический 0 подан сразу на несколько входов, код на выходе соответствует наибольшему номеру входа, на который подан логический 0.

Дешифратор К155ИД10 имеет прямой четырехразрядный двоичный вход и десять инверсных выходов. К открытым коллекторным выходам микросхемы можно подключать любые нагрузки, включая обмотку реле (15 В, 80 мА). Такую же функциональную схему имеет микросхема К155ИД1, предназначенная для управления цифровым газоразрядным индикатором (70 В, 7 мА).

Микросхемы К155ПР6 и К155ПР7 служат для преобразования двоично-десятичного кода в двоичный и наоборот. Микросхемы являются постоянными запоминающими устройствами, программирование которых произведено на заводе-изготовителе. Одна микросхема К155ПР6 позволяет выполнить преобразование в двоичный двоично-десятичный код чисел 0-39. Разряд единиц не подвергается преобразованию, так как он совпадает в двоично-десятичном и двоичном кодах. Аналогично, одну микросхему К155ПР7 можно использовать для преобразования двоичного кода чисел 063 в двоично-десятичный. Как правило, разрядности одиночных микросхем недостаточно для решения задач преобразования многоразрядных кодов, в этих случаях применяют каскадное соединение микросхем.

Для преобразования двоично-десятичных кодов чисел 0-999 в двоичный требуется шесть, а чисел 0-9999 - девятнадцать микросхем К155ПР6, для преобразования двоичных кодов чисел 0-4095 и 0-65535 в двоичнодесятичный - соответственно 8 и 16 микросхем К155ПР15.

Микросхемы К155ПР6 и К155ПР7 выполнены с открытым коллекторным выходом, поэтому для обеспечения помехоустойчивой работы микросхем между их выходами и плюсом питания следует устанавливать нагрузочные резисторы 1-5,1 кОм. Эти резисторы на приведенных схемах не показаны. Вход разрешения работы микросхем Е (CS) должен быть подключен к общему проводу, при подаче на него логической 1 все выходные транзисторы переходят в выключенное состояние.

На рисунке представлена схема подключения дешифратора для управления семисегментным цифровым индикатором на светодиодах с объединенными катодными выводами (они соединены с общим выводом). При высоком потенциале на входе Е (активные выходные уровни дешифратора - высокие) ток порядка 5 мА протекает через светодиоды тех сегментов, которые формируют изображение цифры от 0 до 9, двоичнодесятичный код которой подан на входы микросхемы К514ИД1. В направлении сверху вниз левые вертикально расположенные светодиоды имеют обозначение F и Е, правые - В и С, горизонтально расположенные - A, G и D. При Е = 0 на выходах дешифратора устанавливаются низкие уровни, и все светодиоды гаснут.

При применении семисегментного цифрового индикатора на светодиодах с объединенными анодными выводами (например, АЛС324Б), на них подается внешний потенциал от источника питания +5 В, а выводы А, В, С, D, Е, F, G соединяются с соответствующими выводами дешифратора К514ИД2 (активные выходные уровни дешифратора - низкие) через резисторы номиналом 330-510 Ом, с помощью которых можно управлять яркостью свечения цифрового индикатора.

В преобразователях аналоговых физических величин (например, угла поворота вала) в цифровые сигналы с погрешностью, не превышающей значения младшего разряда, используется код Г рея (он соответствует непозиционной системе счисления). Код Г рея строится таким образом, что при переходе от одного числа к следующему изменяется всегда только один двоичный .разряд. Таблица преобразования четырехразрядных двоичных чисел А {х4, х3, х2, Xi) в код Грея G (g4, g3, g2, gi) приведена ниже. Прямые и обратные преобразователи кода Грея в двоичный код реализуются с помощью логических элементов «Исключающее ИЛИ».

 

 

 

 

 

 

 

 

 

 

Код Грея не позволяет осуществлять арифметические операции. Поэтому его применяют только в тех случаях, когда это дает существенные преимущества, а затем переходят к двоичному коду.

 

 

 

 

 

 

 

МУЛЬТИПЛЕКСОРЫ И ДЕМУЛЬТИПЛЕКСОРЫ

Демулыпиплексор (DMX) - коммутатор сигнала с одного входа на несколько выходов. При наличии разрешающего входа Е дешифратор можно использовать как демультиплексор. Сигнал, подаваемый на вход Е, повторяется на том выходе Yi, адрес которого подан на входы А и В. При E=0 работа дешифратора запрещена (на всех выходах устройства логический 0). Реализация демультиплексора на ЛЭ показана на рисунке.

Мультиплексором (MUX) называют коммутатор сигналов с нескольких входов на один выход. Для коммутатора с четырех входов Xi на один выход Y выходной сигнал связан с входными соотношением

Y = E(X0AB + X1AB + X2AB + X3Ab).

При наличии разрешения на входе Е (Е = 1) выход повторяет информацию того входа, код которого подан на адресные входы А и В. При Е = 0 коммутатор закрыт (Y = 0 независимо от сигналов на входах X,).

Если цифровой код на адресных входах мультиплексора поочередно перебирает все комбинации двоичных переменных на адресных входах, состояние на выходе последовательно повторяет состояние всех его информационных входов (режим мультиплексирования данных). В этом режиме мультиплексор выполняет преобразование параллельного двоичного кода на информационных входах в последовательный код на его выходе.

Интегральные микросхемы дешифраторов и мультиплексоров часто имеют инверсные выходы, а также группу разрешающих входов (прямых и инверсных), объединенных логикой. При Е =Е1 Е2ЕЗ = 1 на входах управления микросхемы К555ИД7 логический 0 (активный уровень - низкий) формируется на том выходе, код которого подан на информационные входы дешифратора.

Сигнал, подаваемый на один из входов Е демультиплексора при заземлении второго входа повторится на том выходе микросхемы, код которого подан на адресные входы. При подаче логического 0 на вход разрешения Е микросхемы К555КП7 на выход коммутируется сигнал с того информационного входа мультиплексора DIi код которого подан на его адресные входы.

Среди схем коммутации необходимо особо выделить устройства, которые способны пропускать сигналы в обоих направлениях. К таким элементам относятся коммутационные схемы, выполненные по технологии КМОП с использованием двунаправленных ключей. Коммутаторы КМОП способны пропускать как аналоговые, так и цифровые сигналы, в них можно менять местами вход и выход. Такие микросхемы выполняют функции мулътиплексора-демулътитексора (DMX).

Мультиплексоры удобно использовать для реализации логических функций, записанных непосредственно в СДНФ. Любую булеву функцию четырех переменных можно реализовать с помощью восьмиканального мультиплексора.

ЦИФРОВОЙ КОМПАРАТОР

Цифровым компаратором называют устройство, фиксирующее результат сравнения «-разрядных двоичных или двоично-десятичных кодов чисел. Цифровой компаратор можно построить на сумматоре, подавая на один суммирующий вход прямой код числа А, на другой - инверсный код числа В. На численном примере легко убедиться, что при А = В в четырех младших разрядах суммы формируются логические единицы, а при А > В единица формируется на выходе переноса.

Компаратор, фиксирующий равнозначность кодов А и В, можно выполнить по схеме. При совпадении кодов во всех разрядах формируются логические нули на выходах элементов «Исключающее ИЛИ» и логический элемент ИЛИ-НЕ формирует на выходе 1. Другой вариант построения схемы равнозначности кодов приведен на рисунке.

КОНТРОЛЬ ЧЕТНОСТИ

Контроль четности. Контроль четности (нечетности) используется для обнаружения однократных ошибок при передаче данных по линиям связи. В передатчике к «-разрядному слову добавляется контрольный разряд (бит паритета) с таким значением (0 или 1), чтобы сумма единиц в (и + 1)-разрядном сообщении была бы четной. В приемнике производится контроль на четность. Если число единиц в принятом слове нечетно фиксируется ошибка при передаче данных.

Для контроля восьмиразрядного сообщения можно использовать микросхему К555ИП5 - сумматор по модулю два. Он содержит внутри восемь логических элементов «Исключающее ИЛИ». В передатчике 9-разрядное сообщение преобразуется в последовательный код (это преобразование можно выполнить с помощью регистра сдвига), передается по одному каналу связи, а затем на стороне приемника подвергается обратному преобразованию в параллельный код. Если число единиц в принятом сообщении четно, логический 0 на выходе К555ИП5 разрешает прием сообщения DT-D0'. В противном случае на выходе сумматора по модулю два формируется логическая 1 и прием сообщения запрещается. Функциональная схема и логическая структура микросхемы К555ИП5 приведены на рисунке.

АНАЛОГОВЫЕ КОМПАРАТОРЫ

1. Общие сведения.

Компаратор - это сравнивающее устройство. Аналоговый компаратор предназначен для сравнения непрерывно изменяющихся сигналов.

компаратор - это элемент перехода от аналоговых к цифровым сигналам, поэтому его иногда называют однобитным аналого-цифровым преобразователем.

Неопределенность состояния выхода компаратора при нулевой разности входных сигналов нет необходимости уточнять, так как реальный компаратор всегда имеет либо конечный коэффициент усиления, либо петлю гистерезиса.

Чтобы выходной сигнал компаратора изменился на конечную величину |U1вых - U0вых| при бесконечно малом изменении входного сигнала, компаратор должен иметь бесконечно большой коэффициент усиления (эпюра 1 на рисунке) при полном отсутствии шумов во входном сигнале. Такую характеристику можно имитировать двумя способами: использовать усилитель с очень большим коэффициентом усиления, либо ввести положительную обратную связь.

Рассмотрим первый путь. Как бы велико ни было усиление, при ивхП0 характеристика будет иметь вид, представленный на рис. 1а. Это приведет к двум неприятным последствиям. Прежде всего, при очень медленном изменении ивх выходной сигнал также будет изменяться замедленно, что плохо отразится на работе последующих логических схем (эпюра 2 на рисунке). Еще хуже то, что при таком медленном изменении ивх около нуля выход компаратора может многократно с большой частотой менять свое состояние под действием помех (так называемый “дребезг”, эпюра 3 на рисунке). Для устранения этого явления обычно вводят положительную обратную связь, которая обеспечивает переходной характеристике компаратора гистерезис. Наличие гистерезиса хотя и вызывает некоторую задержку в переключении компаратора (эпюра 4 на рисунке), но существенно уменьшает, даже устраняет дребезг ивых.

В качестве компаратора может быть использован операционный усилитель (ОУ), как это показано на следующем рисунке. Усилитель включен по схеме инвертирующего сумматора, однако вместо резистора в цепи обратной связи включены параллельно стабилитрон VD1 и диод VD2.

Пусть R1=R2. Если ивх-иоп>0, то диод VD2 открыт и выходное напряжение схемы небольшое отрицательное, равное падению напряжения на открытом диоде. При ивх- иоп<0 на стабилитроне установится напряжение, равное его напряжению стабилизации ист. Это напряжение должно соответствовать единичному логическому уровню цифровых интегральных

микросхем (ИМС), входы которых подключены к выходу компаратора. Таким образом, выход ОУ принимает два состояния, причем в обоих усилитель работает в линейном режиме. Многие типы ОУ не допускают сколько-нибудь существенного входного дифференциального напряжения.