Проектирование и верификация топологии усилителя постоянного тока

Напряжение дрейфа на выходе усилителя, даже при компенсации Uсм, может оказаться одного порядка с напряжением сигнала или даже больше его. Поэтому наряду с такими методами уменьшения дрейфа, как стабилизация напряжения источников питания, применение глубокой отрицательной обратной связи и другие, используют сугубо схемотехнические меры, связанные с рациональным выбором элементов и построением самих схем усиления.

Основными методами повышения устойчивости УПТ являются:

1.  Применение балансных (мостовых) схем.

2.  Преобразование постоянного напряжения в переменное и усиление переменного напряжения с последующим выпрямлением (усиление с модуляцией и демодуляцией сигнала – МДМ).

1.4. Балансные схемы  УПТ

Балансные УПТ строятся на основе схемы сбалансированного четырехплечного уравновешенного моста: два одинаковых усилительных элемента, работающие в идентичном режиме, образуют два плеча моста, а другими двумя плечами являются два одинаковых резистора Rк в их коллекторной цепи. Каскады могут быть выполнены как на основе биполярных, так и полевых транзисторов. Типовая балансная схема транзисторного УПТ приведена на рисунке 1.5.

 

Рисунок 1.5. Балансная схема УПТ

Данная схема по существу представляет собой мост, плечами которого являются коллекторные резисторы Rк и внутренние сопротивления транзисторов VTI и VT2. Резисторы Rб1  и Rб2 входят в делители напряжения источника витания и служат для выбора исходного режима работы транзисторов. В объединенную эмиттерную цепь включен резистор Rэ. К одной из диагоналей поста подведена напряжение источника питания Ек, а с другой – снимаются выходное напряжение (нагрузку каскада подключают между коллекторами транзисторов):

      (1.3)

Для нормальной работы схемы необходима полная симметрия плеч. В этом случае в исходном состоянии (до поступления входного сигнала) мост окажется сбалансированным, а напряжение на его выходе будет равно нулю. Реально симметрия достигается, прежде всего, выбором согласованной пары (идентичных) транзисторов и вспомогательных элементов каскада (резисторов цепей смещения, стабилизации и т.п.). Нередко используются транзисторные сборки, в которых оба активных элемента выполняются в едином технологическом процессе на одной подложке, в непосредственной близости друг от друга. Если в схеме обеспечена абсолютная симметрия, то выходное напряжение не изменяется из-за действия дестабилизирующих факторов (температуры и других внешних факторов).

При полной симметрии плеч токи покоя обоих транзисторов, а также их отклонения в случае изменения режима (например, при изменении напряжения Ек изменении температуры и т. п.) имеют равную величину. Потенциалы коллекторов при этом также равны или получают одинаковые приращения напряжений. Поэтому при одинаковом воздействии дестабилизирующих факторов на оба транзистора одновременно баланс моста не нарушается и выходное напряжение не появляется, т.е. напряжение дрейфа равно нулю.

При подаче входного сигнала любой полярности состояние транзисторов меняются в разных направлениях (один транзистор приоткрывается, другой призакрывается), так как на их базы действуют разные по знаку напряжения. Мост разбалансируется. Следовательно, потенциалы коллекторов транзисторов получают одинаковые по величине, но противоположные по знаку приращения. Появляется выходное напряжение, величина и полярность которого зависят только от величины и полярности входного напряжения. Таким образом, амплитудная характеристика балансной схемы принципиально не должна отличаться от прямой линии, проходящей через начало координат.

Вместе с тем на резисторе Rэ не создается напряжение обратной связи для переменных составляющих токов ∆Iэ1 и ∆Iэ2, вызванных действием полезного сигнала. Это объясняется тем, что токи эмиттеров обоих транзисторов под воздействием сигнала получают равные, но противоположные приращения (∆Iэ1 = – ∆Iэ2) так как потенциалы баз всегда противоположны друг другу (когда на базу VT1 от источника сигнала подается плюс, на базу VT2 – минус и наоборот). Следовательно, коэффициент усиления схемы не уменьшается.

Обратите внимание на то, что входное и выходное напряжения не связаны с потенциалом земли (общим проводом). Конечно, можно оперировать напряжением на каждом из таких входов или выходов по отношению к земле, однако в таких случаях принято использовать понятия дифференциального и синфазного напряжений. Дифференциальное напряжение представляет собой разность входных (выходных) напряжений:

Uдиф = U1 – U2.

Синфазное напряжение можно определить как полусумму напряжений:

.       (1.4)

В таком случае напряжения на входе балансного усилителя можно представить следующим образом (рисунок 1.6).

Рисунок 1.6. Дифференциальное и синфазное напряжение

Дифференциальное напряжение равно нулю, если два входа каскада соединить между собой. В таком случае все входное напряжение представляет собой синфазное входное напряжение. В полностью сбалансированном балансном каскаде в этом случае выходное напряжение будет равно нулю, причем для любого значения синфазного сигнала. Таким образом, балансные усилители усиливают только дифференциальную составляющую и не усиливают синфазную составляющую.

При рассмотрении балансовых схем выделяют дифференциальные и синфазные коэффициенты усиления. Их величину можно определить таким образом.

При подаче на входы двух одинаковых, но противоположных по знаку напряжений (в этом случае синфазное напряжение равно нулю) транзисторы работают в противофазе. Поэтому при одинаковом воздействии на каждый из транзисторов одинакового напряжения баланс моста не нарушается и выходное напряжение не появляется. Воздействие дифференциальной составляющей приводит к разбалансу моста и было описано выше.

В реальных балансных схемах всегда имеется некоторая асимметрия. Поэтому напряжение дрейфа на выходе полностью не исчезает. Однако дрейф нуля в балансных схемах определяется разностью токов обоих транзисторов и поэтому значительно меньше, чем в обычных схемах прямого усиления. Также на выходе появляется сигнал, определяемый синфазной составляющей входного сигнала.

1.5. Дифференциальный  усилитель. Входные токи смещения

При построении многокаскадных схем УПТ балансные каскады можно соединять друг с другом непосредственной связью. При этом коллекторы предыдущего каскада соединяются с базами последующего.

В некоторых случаях выходной сигнал в балансном каскаде снимается с одного из коллекторов, а входные сигналы поступают на базы обоих транзисторов (рисунок 1.7). Такая схема имеет симметричный вход и несимметричный выход (либо с коллектора VT1 , либо с коллектора VT2). Фаза выходного сигнала совпадает с фазой сигнала Uвх1 и противоположна фазе сигнала Uвх2. Элементы схемы можно подобрать так, что выходное напряжение будет пропорционально разности входных напряжений, и в идеальном случае не будет изменяться, если напряжения Uвх1 и Uвх2 получают равные приращения одного знака. Такой усилительный каскад называют дифференциальным.

Рисунок 1.7 Балансная схема УПТ

Так как такие усилители усиливают разность входных сигналов, то можно считать, что один из входов усиливается с положительным коэффициентом усиления, а другой – с отрицательным. Поэтому часто такие входы называются соответственно не инвертирующим (прямым) и инвертирующим (инверсным).

Дифференциальный усилитель характеризуется коэффициентом усиления разности входных напряжений а также коэффициентом усиления среднего уровня входных напряжений (синфазный сигнал)

     (1.5)

     (1.6)

где К1 и К2– коэффициенты усиления по первому и второму входам (с учетом возможной асимметрии каналов).

Разностный сигнал (т.е. дифференциальная составляющая входного напряжения) есть полезный сигнал, который не6обходимо усилить, синфазная же составляющая является помехой, которая не должна проникать на выход, т.е. должна быть ослаблена. Подобная ситуация возникает при передаче информации (например, сигналов от датчиков) по длинным линиям связи (проводам). На оба эти провода действуют одни и те же напряжения помех и шумов, которые образуют синфазную составляющую входного сигнала. Дифференциальные каскады на входе усилителя резко уменьшают величину помех и шумов и усиливают полезный сигнал.

Для того чтобы усилитель реагировал только на разность входных напряжений, необходимо выполнение неравенства Ксин << Кдиф. А для этого, как следует из выражений (1.5) и (1.6), необходимой является одинаковость значений коэффициентов усиления по обоим каналам.

Рассмотрим некоторые варианты построения каскадов дифференциальных усилителей (ДУ). Дифференциальный каскад может иметь два выхода, сигналы на которых противофазные, поэтому их можно использовать в качестве фазоинверсных каскадов (рисунок 1.7). Если используется только один вход дифференциального усилителя, то коллекторный резистор противоположного плеча можно исключить из схемы (рисунок 1.8а).

Рисунок 1.8. Модифицированные схемы дифференциальных усилителей

Для увеличения дифференциального коэффициента необходимо увеличить сопротивление в цепи коллектора, а для уменьшения синфазного – увеличить сопротивление в цепи эмиттера. Просто увеличить этот резистор нецелесообразно, так как это приводит к уменьшению коллекторного тока транзисторов. Поэтому очень часто в эти цепи вводят источники тока (рисунок 1.8,б), которые строят на основе транзисторных структур. В этих случаях наиболее часто применяют двухполярный источник питания. Наличие двухполярного источника позволяет не только более гибко организовать питание всех элементов схемы, но и более жестко привязать входные сигналы к нулевому потенциалу (земле).

Причиной появления не равного нулю напряжения на выходе (Uвых  ¹ 0) при Uвх нач = 0 может быть не только напряжение смещения нуля и его дрейф, но также входные токи ДУ. Эти токи появляются, в цепях, через которые подаются сигналы на входы. Например, в схемах рисунков 1.7 и 1.8,а токи во входных цепях будут обусловлены их подсоединением через делитель в цепях баз транзисторов к источнику питания. В схеме рисунка 1.8,б – перераспределением токов баз входных транзисторов. Необходимо отметь, что величина этих токов не определяется подаваемыми входными сигналами, а определяется схемотехникой входных каскадов ДУ. Обычно считают, что в0 входных цепях каждого входа имеется отдельный источник тока. Для определения влияния этих токов на выходное напряжение представим дифференциальный усилитель, на входы которого подано два сигнала U1 и U2 (рисунок 1.9).

Рисунок 1.9. Влияние входных токов смещения

Сигналы поступают на прямой и инверсный входы через резисторы R1 и R2. Эти резисторы формируются за счет внешних резисторов и выходного сопротивления источников сигнала. Как частный случай, одно из них (или оба) могут быть равны нулю.

Пусть ДУ имеет нулевое напряжение смещения нуля (Uсм вх = 0) и Ксин = 0, поэтому

,     (1.7)

где UА и UВ – напряжения в точках А и В (на прямом и инверсном входе ДУ), которые равны:

      (1.8)

Подставляя их в (1.7), получаем

.    (1.9)

Из последнего выражения следует, что даже в отсутствии входного дифференциального напряжения (U1 – U2 = 0), напряжение на выходе может отличаться от нулевого:

.     (1.10)

Как было указано выше, при конструировании балансных схем стремятся к максимальной симметрии каналов, поэтому модно предположить, что в реальных усилителях и токи должны быть близкими по величине. Это подсказывает путь для уменьшения напряжения смещения нуля, обусловленного входными токами: необходимо сделать одинаковыми сопротивления резисторов во входных цепях (R1 = R2 = R). Тогда напряжение смещения нуля будет определяться разностью входных токов:

,     (1.11)

Реально разность входных токов сдвига примерно в 10 раз меньше, чем сам входной ток. Типичное соотношение между ними, которые приводятся в справочниках 2 … 5.

Дифференциальные усилительные каскады являются в настоящее время распространенной конфигурацией многих схем в интегральном исполнении, в частности, они используются во входных каскадах интегральных операционных усилителей.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2 РЕЗУЛЬТАТЫ МОДЕЛИРОВАНИЯ СХЕМЫ В СТАТИЧЕСКОМ И ДИНАМИЧЕСКОМ  РЕЖИМАХ

Компоновка и редактирование электрической схемы базового логического элемента проводилась в схемотехническом редакторе Cadence (рис. 2.1). Для обеспечения разработки эскиза топологии рекомендуется с самого начала вычертить принципиальную электрическую схему так, чтобы ее выводы были расположены в необходимой последовательности. Каждая линия, пересекающая резистор на принципиальной электрической схеме, будет соответствовать металлизированной дорожке, пересекающей диффузионный резистор по окислу на топологической схеме.

 

Рис. 2.1. Электрическая схема, разработанная в схемотехническом

редакторе Cadence

 

Когда схема подготовлена, необходимо ее проверить. Проверки выявляют только элементарные ошибки (такие как неподключенные пины или висящие связи) и другие случаи, которые могут вызвать проблемы при попытке использовать схему.

Для проверки схемы выбирается команда Check and Save. Результат

проверки появится в CIW. Если в схеме нет ошибок, в CIW появится надпись: Schematic check completed with no errors.

Следующим шагом является выполнение моделирования для проверки

правильности функционирования схемы и определения параметров. Способ

моделирования с использованием тестовой схемы (Test Bench) является наиболее популярным и позволяет наглядно отображать режимы моделирования схемы.

Результаты моделирования переходных процессов логического цифрового элемента представлены на рисунке 2.2.

Рис. 2.2. Результаты моделирования переходных процессов

По результатам исследования переходных характеристик можно сделать вывод, что схема функционирует правильно.