Дифференциальные и операционные усилители

Схема настройки нуля сдвига ОУ с ПТ-входом, показанная на рис.14,д и имеющих три внешних вывода, используется только для прецизионных модулей на дискретных компонентах. Модификация этой схемы для монолитного ОУ показана на рис.14,е . Входное напряжение сдвига компенсируется падением напряжения на имеющем небольшое сопротивление резисторе R; в свою очередь это падение напряжения создается за счет протекания поперечного балансирующего тока между обеими половинами ДК. Подстройка потенциометра Р не влияет на согласование токов стоков. При использовании потенциометра Р₁ можно также настроить на ноль температурный дрейф.

 

 

 

 

 

а)   б)   в) 

Рис.14

 

 

 

 

 

 

 

г)   д)   е)

Рис.14

 

2.4.4 Внутренняя компенсация  входных токов смещения

 

Входные токи смещения хорошо спроектированного ОУ имеют близкие друг другу значения. Это фактически является необходимым условием для подавления их влияния путем балансировки резисторов операционной схемы. Согласованию входных токов смещения способствуют симметричная структура входного каскада и малый относительный технологический разброс. Со статистической точки зрения любое увеличение числа критичных компонентов может лишь ухудшить это согласование. Хотя входные токи смещения и уменьшаются, однако их разброс (входной ток сдвига) увеличивается. Для такого ОУ с внутренним смещением в документации приводятся обычно одинаковые значения как для входных токов смещения, так и для тока сдвига.

 

а)     б)

Рис.15

 

 

в)     г)

Рис.15

 

На рис.15 сведены воедино примеры  схем, обеспечивающих внутреннее смещение. Все они основаны на согласовании коэффициентов усиления по току входных транзисторов и опорных транзисторов схемы смещения, и поэтому реализовать их можно лишь в монолитной форме. Для устранения влияния синфазного входного (напряжения на коэффициент усиления транзистора по току обычно используется конфигурация со следящей ОС. Эта следящая обратная связь на рис.15 не показана.

На рис.15,а ток базы входного npn-транзистора VT1 компенсируется базовым током pnp-транзистора VT7. Согласование обоих токов гарантируется наличием контура ОС, замкнутого через транзисторы VT3 и VT5. Аналогичная компенсация токов осуществляется в правой половине схемы. Для данного метода достаточно согласования усиления по току между транзисторами одного типа проводимости.

Схема на рис.15,б одна обеспечивает смещение обоим входным транзисторам VT1, VT2 и отслеживает общий коллекторный ток последних. Компенсацию обеспечивает контур ОС, охватывающий трехколлекторный боковой транзистор VT4 через опорный транзистор VT3 и диод VD. Другие схемы включения вспомогательных контуров ОС показаны на рис.15,в и 15,г.

 

2.4.5 Защита входа от  перевозбуждения

 

Операционный усилитель может  быть выведен из строя большим  входным напряжением как дифференциального, так и синфазного вида.

Хороший ОУ выдерживает одновременное подключение обоих входов к одной из шин питания. Следовательно, до тех пор пока синфазное входное напряжение не превышает напряжения питания, оно не опасно.

Допустимое дифференциальное входное  напряжение биполярного ОУ ограничено напряжением пробоя эмиттерного перехода входных транзисторов. Такой пробой может и не разрушать эти транзисторы, дело может ограничиться нанесением ущерба, выражаемого в необратимом уменьшении коэффициентов усиления по току и увеличении входных токов. Однако это еще более опасно, так как такого рода неисправность нельзя обнаружить, не проведя детальных измерений.

 

 

Статическое перевозбуждение обычно обнаруживается на ранних стадиях проектирования операционной схемы, и его можно  устранить.

Менее очевидным является динамическое перевозбуждение, которое возникает в любом возбуждаемом импульсами ОУ даже в нормальных рабочих условиях. Таким образом, при необходимости обеспечить надежную без повреждений работу входного каскада используют подходящую схему защиты от входных перенапряжений, параллельную либо последовательную.

Характерной особенностью показанного  на рис.12,а каскада является высокое  напряжение пробоя перехода база —  эмиттер бокового npn-транзистора, составляющее приблизительно 60 В (значение, которое очень трудно превысить в нормальных условиях). Точно так же не нужна специальная защита входа ПТ-каскаду, поскольку напряжение пробоя затвор — исток превышает 50 В; в исключительных случаях достаточно включить последовательно со входами резистор приблизительно в 10 МОм.

Самый обычный способ параллельной защиты входа — использование  двух диодов (переходов база — эмиттер), включенных между обоими входами  встречно-параллельно (рис.16, а). Некоторым  недостатком этого метода является увеличенная дифференциальная входная емкость.

При использовании резисторов в  эмиттерных цепях (рис.16, б) диодное  ограничение может привести к  уменьшению скорости нарастания сигнала  на выходе. В этом случае дифференциальное входное напряжение можно ограничить на уровне пробоя переходов база — эмиттер транзисторов защиты VT3, VT4.

В состоянии перевозбуждения параллельное ограничение вызывает протекание больших  дифференциальных входных токов. Последовательная защита входа, состоящая из двух диодов, включенных последовательно с эмиттерами входных транзисторов, свободна от этого недостатка. Она имеет, правда, другой недостаток — увеличенные входные сдвиг и дрейф. Пример такой схемы показан на рис.16,в (в качестве диодов защиты используются переходы база — эмиттер боковых pnp-транзисторов VT5, VT6).

а)     б) 

Рис.16

 

 

 

 

в)

Рис.16

 

5. Выходной каскад

 

2.5.1 Основные схемные  решения

 

Роль выходного каскада ОУ заключается  в обеспечении достаточного размаха  напряжения и тока на выходе и в  изоляции предшествующих каскадов усиления от изменяемой внешней нагрузки. В наиболее часто используемой конфигурации выходной каскад состоит из каскада усиления напряжения и выходного токового бустера.

Выходной каскад усиления, показанный на рис. 17, состоит из транзистора  VT1, возбуждаемого сигналом, уровень которого отсчитывается от отрицательного напряжения питания, и работающего на источник тока I. Такая конфигурация обладает высоким достижимым усилением и постоянной крутизной, не зависящей от большого размаха выходного напряжения.

Ток, отдаваемый в нагрузку токовым бустером, формируется комплементарным эмиттерным повторителем, состоящим из выходных транзисторов VT1 и VT2, которые смещены в прямом направлении диодами VD1 и VD2. Эмиттерные резисторы R₁ и R₂ устанавливают уровень постоянного тока в режиме покоя, ограничивая мощность, рассеиваемую в этом режиме, и предотвращая неудержимый рост выделяемого тепла.

Коэффициент усиления выходного каскада  по напряжению зависит от величины эквивалентного сопротивления  r, которое определяется коллекторными проводимостями всех трех транзисторов и внутренней проводимостью источника тока I. Может достигать K=-1000.

ВАХ выходного каскада нелинейна, и выходное сопротивление R_вых не имеет фиксирванного значения. Это является следствием различных условий работы выходного бустера в зависимости от величины и полярности тока.

Различие между значениями выходного  сопротивления при отрицательной  и положительной полярностях  выходного сигнала может достигать  значительной величины, особенно у  монолитных ОУ, вследствие малого усиления их выходных рпр-транзисторов. На рис.18 показаны различные схемных модификации устраняющие этот недостаток.

 

Рис.17

 

В схеме рис.18 а использован простой каскад, собранный на транзисторах VT2, VT3 по схеме Дарлингтона, в схеме б) добавлен npn-транзистор VT3 схеме в) вместо диода VD1 использован обеспечивающий усиление по току транзистор VT3, чтобы ограничить ток покоя выходного бустера, VD2 включают последовательно с базой VT3. В схеме г) выходному бустеру предшествует эмиттерный повторитель VT3. Полностью активное исполнение диодов VD1 и VD2, представленных комплементарными транзисторами VT3, VT4 показано на рис.18, д. Модификация е) делает возможным выбор произвольного смещения за счет изменения отношения сопротивлений R₁/R₂

Выходной каскад на рис.18, ж), схема которого собрана на комплементарных транзисторах, имеет дифференциальный вход со стороны баз транзисторов VT1, VT2 и однополярный выход, обеспечивающий усиление по току за счет эмиттерного повторителя VT3. Модификация схемы для монолитного исполнения (рис.18, з)  включает в себя токовый инвертор (VT4, VT5), отслеживающий выходной сигнал. В выходном каскаде используется также активная коллекторная нагрузка (схема и); два входа этой схемы удобно использовать для суммирования постоянной и переменной составляющих сигнала в случае организации параллельных каналов. Еще один метод такого суммирования показан на схеме к). Каскодная схема, такая как каскад на транзисторах VT, VT1 на рис.18, л), предназначена для широкополосных ОУ и для ОУ с быстрым установлением. При больших и быстрых изменениях выходного напряжения емкость коллекторного перехода С_к1 транзистора VT1 перезаряжается через низковольтный стабилитрон VS и не нагружает предварительный усилительный каскад.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

а)   б)   в)

 

г)    д)   е)

 

Рис.18

 

 

 

 

 

 

 

 

 

 

ж)     з)

 

 

и)    к)    л)

 

Рис.18

 

 

 

 

 

 

 

 

2.5.2 Защита от короткого  замыкания

 

Наиболее частыми опасными случайностями, которые происходят с операционным усилителем, являются короткие замыкания его выхода на землю или на шину питания. Такое замыкание вызывает перегрузку как токового бустера, так и предшествующего ему каскада усиления. Отсюда следует необходимость внутреннего ограничения тока короткого замыкания на выходе ОУ.

Токоограничивающие резисторы R₁, R₂, R₃ показанные на схеме рис.19а, уменьшают размах выходного напряжения и по этой причине не используются в новых схемных разработках.

Более эффективное ограничение  возможно при замене ограничительного резистора нелинейным устройством, как показано на рис.19б. При малых выходных токах величина напряжения, падающего на резисторах R₁, R₂, также мала. Диоды VD1-VD4 не проводят ток, а транзисторы VT3, VT4, получающие смещение от общего резистора R₃, открыты. При коротком замыкании выхода или перегрузке положительной полярности напряжение на базе транзистора VT3ограничено диодами VD1, VD2 и транзистор VT3 закрывается; а VT1 открывается. Тоже самое происходит и при отрицательном возбуждении. Справа на схеме б) показана возможная замена диодов транзисторами. Шунтирующие конденсаторы препятствуют увеличению входной емкости токового бустера за счет эффекта Миллера.

На рис.19е показаны различные модификации ограничения выходного тока в эмиттерной цепи. В первом случае применена пара включенных встречно-параллельно диодов VD3, VD4. В отсутствие нагрузки падение напряжения на этих диодах практически отсутствует, и они не проводят ток. Выходной ток положительной полярности вызывает падение напряжения на резисторе R₁ которое смещает диод VD3 в прямом, а VD4 в обратном направлении. При чрезмерно большой нагрузке выхода диоды VD1 и VD3 пропускают ток I прямо на выход, в обход базы транзистора VT1.

Выходной ток короткого замыкания  отрицательной полярности ограничивается аналогичным образом. Однако при  этой полярности точка короткою замыкания выхода через диоды VD4, VD2 оказывается соединенной с коллектором транзистора T, который нагружает входные цепи. Полная схема защиты от короткого замыкания включает малое сопротивление R₄ и транзистор VT4

При подключении ограничивающих диодов VD3, VD4 номинальный ток выхода возрастает в два раза без уменьшения эмиттерных резисторов R.

В третьем случае ограничивающие диоды  заменены транзисторами VT3, VT4.

Схема на рис.19г представляет собой комбинацию предыдущих. Ток выхода положительной полярности ограничивается действием транзистора VT3 и резистора R₃, а отрицательной полярности  за счет прямосмещенного коллекторного перехода транзистора VT3, диодов VD1, VD2 и резистора R. Отрицательная обратная связь, осуществляемая резистором R₄, устраняется за счет следящей обратной связи, подаваемой на токовый инвертор входного каскада с эмиттера выходного транзистора VT.

На рис.19д этот резистор обратной связи исключен, и ток транзисторов VT2 и VТ ограничен контуром ОС через резистор R₄ н транзистор VT4; устойчивость этого контура довольно мала. Несколько поправить положение может уменьшение коэффициента передачи контура за счет введения диода VT5.

Крутой и температурно-стабильный перегиб характеристики ограничения  присущ схеме на рис.19ж.

 

 

 

 

 

 

 

 

 

а)     б)  

в)

 

Рис.19

 

 

 

  г)     д)

 

е)     ж)

 

Рис.19

 

 

 

 

 

 

 

 

3. ОУ с внешними цепями ОС

 

3.1 Суммирующее устройство

 

Для суммирования нескольких напряжений можно применить операционный усилитель  в инвертирующем включении. Входные  напряжения через добавочные резисторы подаются на N-вход усилителя (рис. 20). Поскольку эта точка являетсявиртуальным нулем, то на основании правила узлов получим следующее соотношение для выходного напряжения схемы:

U₁/R₁+U₂/R₂+...+U_n/R_n+U_вых/R=0